張興振+張春剛

【摘要】驅(qū)控一體化伺服系統(tǒng)開(kāi)發(fā)的目標(biāo)是為了工業(yè)領(lǐng)域的經(jīng)濟(jì)性與適用性，在電機(jī)驅(qū)動(dòng)控制一體化的基礎(chǔ)上，使用FPGA模塊模塊設(shè)計(jì)，伺服系統(tǒng)進(jìn)行更加規(guī)范化的處理，系統(tǒng)的自動(dòng)化管理和IP核的實(shí)際使用能力，保證機(jī)電驅(qū)動(dòng)一體化的進(jìn)步。本文主要針對(duì)驅(qū)控一體伺服系統(tǒng)的FPGA模塊設(shè)計(jì)與應(yīng)用進(jìn)行分析。

【關(guān)鍵詞】驅(qū)控一體伺服系統(tǒng)；FPGA模塊設(shè)計(jì)；應(yīng)用

隨著電力電子與微電子技術(shù)的進(jìn)一步發(fā)展，針對(duì)多電機(jī)驅(qū)動(dòng)體與控制集成一體化的需求已經(jīng)成為一種趨勢(shì)。相較于傳統(tǒng)的運(yùn)動(dòng)控制系統(tǒng)來(lái)講，F(xiàn)PGA模塊設(shè)計(jì)可以減少多個(gè)驅(qū)動(dòng)器的組成過(guò)程，減少系統(tǒng)構(gòu)架占據(jù)的實(shí)踐，并且對(duì)于計(jì)算的過(guò)程進(jìn)行減少，并且程序開(kāi)發(fā)的周期進(jìn)一步縮短，通過(guò)不斷的優(yōu)化，該技術(shù)突入到市場(chǎng)中的前景較好，對(duì)于實(shí)現(xiàn)機(jī)電的驅(qū)動(dòng)控制具有實(shí)操性。

一、驅(qū)控一體伺服系統(tǒng)的FPGA模塊構(gòu)成

驅(qū)動(dòng)一體化技術(shù)是將運(yùn)動(dòng)控制器與電機(jī)驅(qū)動(dòng)器進(jìn)行高度融合的技術(shù)，驅(qū)動(dòng)器與控制器的相互集成使得設(shè)備從設(shè)計(jì)到制造再到系統(tǒng)維護(hù)整體的結(jié)合在一起，這樣可以全面的提升整體的運(yùn)行與控制。如圖一所示為驅(qū)動(dòng)一體化系統(tǒng)，在進(jìn)行伺服的過(guò)程中，F(xiàn)PGA系統(tǒng)很好的解決了DSP系統(tǒng)在運(yùn)行中的只能執(zhí)行同一種算法的弊端，增加了機(jī)電的控制數(shù)量，對(duì)運(yùn)行系統(tǒng)的范圍進(jìn)行擴(kuò)大，提升系統(tǒng)的實(shí)際應(yīng)用性。

在實(shí)際運(yùn)行的過(guò)程中，F(xiàn)PGA系統(tǒng)首先通過(guò)磁場(chǎng)的矢量、電機(jī)監(jiān)控器、片內(nèi)RAM等技術(shù)，對(duì)機(jī)電運(yùn)行過(guò)程中的各種狀態(tài)進(jìn)行控制，然后通過(guò)編碼器將對(duì)程序進(jìn)行控制，增加編碼器的使用效果，保證整體技術(shù)質(zhì)量得到較大的提升。系統(tǒng)通過(guò)FPGA運(yùn)行可以實(shí)現(xiàn)編碼器與電流模塊的自動(dòng)采集電機(jī)編碼器信息與電機(jī)三項(xiàng)電流信息之間的整體聯(lián)通，將數(shù)據(jù)通過(guò)FOC模塊進(jìn)行分析處理，進(jìn)一步完善FPGA的運(yùn)行特征，提升電機(jī)驅(qū)動(dòng)控制的效率，降低驅(qū)控一體化系統(tǒng)的硬件體積以及運(yùn)行成本，提升整體的運(yùn)行效率。

二、驅(qū)控一體伺服系統(tǒng)的FPGA模塊設(shè)計(jì)

在進(jìn)行模塊設(shè)計(jì)的過(guò)程中首先需要對(duì)絕對(duì)編碼器的結(jié)構(gòu)進(jìn)行對(duì)比，使用較為復(fù)雜的結(jié)構(gòu)，結(jié)合實(shí)際情況對(duì)廠家輸出格式進(jìn)行分析。在進(jìn)行模塊設(shè)計(jì)的過(guò)程中使用較多的是多摩川編碼器，這種編碼器是在默認(rèn)狀態(tài)下將信息進(jìn)行接受，然后通過(guò)外部的解碼器對(duì)編碼進(jìn)行分析，在分析之后進(jìn)行回復(fù)，如果在這個(gè)過(guò)程中接收到不良信息，外部解碼器會(huì)進(jìn)行報(bào)警，對(duì)系統(tǒng)進(jìn)行整體的控制。編碼器的信號(hào)傳輸形式主要的通過(guò)域的為單位，在通信開(kāi)始的過(guò)程中通過(guò)制定的CF模塊，在信號(hào)返回的過(guò)程中對(duì)其中的信息進(jìn)行處理，執(zhí)行編碼回復(fù)過(guò)程，對(duì)技術(shù)進(jìn)行更加全面的控制。

在系統(tǒng)對(duì)數(shù)據(jù)信息進(jìn)行分析的過(guò)程中，CF域代表的是不同的編碼指令，表達(dá)的意思也是不同的，需要根據(jù)實(shí)際編碼的情況對(duì)代碼指令進(jìn)行分析，這樣的情況下就使用到編碼器的內(nèi)部計(jì)時(shí)器，在預(yù)計(jì)時(shí)間內(nèi)如果系統(tǒng)對(duì)信息沒(méi)有執(zhí)行相應(yīng)的指令，編碼器會(huì)默認(rèn)位置信息，主動(dòng)的獲取信息，對(duì)數(shù)據(jù)情況進(jìn)行分析，這樣可以進(jìn)一步節(jié)省信息獲取空隙中的時(shí)間，提升信息獲取的質(zhì)量。

在對(duì)信息處理系統(tǒng)進(jìn)行開(kāi)發(fā)之后，需要對(duì)整體的對(duì)系統(tǒng)的電流信息進(jìn)行控制，一般來(lái)講機(jī)電控制需要選擇三相電流進(jìn)行控制，這樣可以全面的提升整體管理的質(zhì)量。同時(shí)，在進(jìn)行電流控制的過(guò)程中，可以將芯片采用4路電流進(jìn)行控制的方式，在FPGA內(nèi)部編寫相關(guān)的芯片通信模塊，對(duì)電流進(jìn)行全面的讀取，這樣可以更好的防止信號(hào)出現(xiàn)中斷的情況，使得整體的變成更加符合技術(shù)的需要，在管理的過(guò)程中可以防止出現(xiàn)一些突發(fā)情況。如圖為ADC電流讀取模塊，在運(yùn)行的過(guò)程中通過(guò)發(fā)送寄存器對(duì)位移寄存器進(jìn)行合理的控制，從而輸出相關(guān)的口令，然后對(duì)電流值進(jìn)行合理的控制，并將和移位寄存器口令輸出進(jìn)行，這樣的信息分析模式，可以對(duì)電流讀取模塊進(jìn)行全面的控制，從而對(duì)信息處理過(guò)程進(jìn)行合理的控制。

三、軟件程序開(kāi)發(fā)

在結(jié)束了前期的電流讀取、編碼讀取以及相應(yīng)的信息讀取之后，需要對(duì)軟件進(jìn)行更加全面的開(kāi)發(fā)，制定專門的軟件，這樣可以對(duì)技術(shù)進(jìn)行更加全面的管理，對(duì)永磁同步電機(jī)的控制能力進(jìn)行全面的提升。軟件的設(shè)計(jì)開(kāi)發(fā)是實(shí)際使用的整體能力的合理控制，在接受DSP的指令時(shí)可以保障實(shí)際工作的科學(xué)性，并通過(guò)機(jī)械角和電機(jī)驅(qū)動(dòng)參數(shù)，將各種因素考慮到軟件設(shè)計(jì)中，對(duì)于設(shè)備整體的安全性進(jìn)行提升，如圖為軟件的整體設(shè)計(jì)過(guò)程，在程序初始化結(jié)果，對(duì)整體的軟件設(shè)計(jì)模塊進(jìn)行檢查，并對(duì)電機(jī)的運(yùn)行狀態(tài)和讀取模塊進(jìn)行控制，并檢驗(yàn)信號(hào)是否運(yùn)行正常，這樣可以通過(guò)軟件設(shè)計(jì)的方式掌握整體的控制能力，提升軟件的計(jì)算效率，保證整體系統(tǒng)運(yùn)行正常性。

四、結(jié)束語(yǔ)

驅(qū)控一體伺服系統(tǒng)的FPGA模塊設(shè)計(jì)與應(yīng)用可以全面的提升整體的控制質(zhì)量，提升電機(jī)數(shù)據(jù)采集和控制參數(shù)的計(jì)算過(guò)程，加快系統(tǒng)的控制力度，對(duì)系統(tǒng)的機(jī)電處理速度進(jìn)行更加全面的控制，從而更加全面的提升FPGA模塊設(shè)計(jì)的過(guò)程，保證系統(tǒng)運(yùn)行的質(zhì)量，全面的提升系統(tǒng)運(yùn)行效率。

參考文獻(xiàn)：

[1]曾軒，劉超，盛鑫軍，朱向陽(yáng).驅(qū)控一體伺服系統(tǒng)的FPGA模塊設(shè)計(jì)與應(yīng)用[J].機(jī)電一體化，2016，（04）：60-64

[2]汪仕海.基于FPGA的永磁同步電機(jī)伺服系統(tǒng)的設(shè)計(jì)[D].哈爾濱工業(yè)大學(xué)，2011

[3]辛燦偉.基于FPGA的噴墨系統(tǒng)互聯(lián)設(shè)計(jì)[D].哈爾濱理工大學(xué)，2011