倪海燕　王倫耀　夏銀水　金明

[摘 要]近幾年國(guó)家對(duì)集成電路產(chǎn)業(yè)的發(fā)展非常重視。為了支持國(guó)家集成電路產(chǎn)業(yè)的發(fā)展，高校針對(duì)集成電路專業(yè)模塊的課程進(jìn)行了建設(shè)。數(shù)字集成電路前端設(shè)計(jì)及其工程實(shí)踐這門必修課程的地位非常重要。文章就近兩年本門課程的教學(xué)情況進(jìn)行了梳理和總結(jié)，詳細(xì)描述了本門課程的教學(xué)內(nèi)容和教學(xué)過(guò)程，并對(duì)進(jìn)一步改進(jìn)本門課程的教學(xué)內(nèi)容和教學(xué)過(guò)程提出了一些思考與看法。

[關(guān)鍵詞]數(shù)字集成電路; 課程改革;實(shí)踐課程

[中圖分類號(hào)] G642 [文獻(xiàn)標(biāo)識(shí)碼] A [文章編號(hào)] 2095-3437（2022）04-0131-04

集成電路關(guān)系到我們國(guó)家的經(jīng)濟(jì)命脈，是國(guó)家重點(diǎn)發(fā)展的工業(yè)領(lǐng)域。2014 年 6 月，國(guó)務(wù)院印發(fā)的《國(guó)家集成電路產(chǎn)業(yè)發(fā)展推進(jìn)綱要》文件[1]明確提出，到 2020 年，集成電路產(chǎn)業(yè)水平與國(guó)際先進(jìn)水平的差距要逐步縮小，實(shí)現(xiàn)跨越式發(fā)展;到 2030 年，集成電路產(chǎn)業(yè)鏈主要環(huán)節(jié)要達(dá)到國(guó)際先進(jìn)水平，并特別提出要建立健全集成電路人才培養(yǎng)體系。高校作為培養(yǎng)人才的基地，在集成電路的人才培養(yǎng)方面起到舉足輕重的作用，集成電路專業(yè)人才培養(yǎng)的目標(biāo)是：培養(yǎng)具有創(chuàng)新和實(shí)踐能力的復(fù)合型人才，也就是既要有扎實(shí)的理論知識(shí)，又要有較強(qiáng)的動(dòng)手能力。我們必須通過(guò)提升教育教學(xué)水平，為國(guó)家輸送這樣的復(fù)合型創(chuàng)新人才[2]。在本科教學(xué)中，理論聯(lián)系實(shí)踐的教學(xué)是最好的方式，可以為人才培養(yǎng)夯實(shí)基礎(chǔ)，并為其進(jìn)一步深造或者進(jìn)入社會(huì)就業(yè)打下良好的基礎(chǔ);必須精心設(shè)計(jì)教學(xué)方法，突出理論性，強(qiáng)化實(shí)踐的訓(xùn)練，激發(fā)學(xué)生的學(xué)習(xí)積極性，能夠引導(dǎo)學(xué)生進(jìn)行創(chuàng)新性的思考。

集成電路分為數(shù)字、模擬和混合三種類型，其中數(shù)字集成電路設(shè)計(jì)是整個(gè)集成電路產(chǎn)業(yè)的重要組成部分[3]，而數(shù)字電路的設(shè)計(jì)流程，大體上又可以分為前端設(shè)計(jì)和后端設(shè)計(jì)?；诰?xì)化培養(yǎng)學(xué)生的目標(biāo)，也為了降低學(xué)生對(duì)于整個(gè)流程的學(xué)習(xí)復(fù)雜度，我們分別針對(duì)這兩個(gè)流程的理論和工具鏈設(shè)立了兩門課程，分別為數(shù)字集成電路前端設(shè)計(jì)及其工程實(shí)踐、數(shù)字集成電路后端設(shè)計(jì)及其工程實(shí)踐，筆者負(fù)責(zé)建設(shè)的就是前端設(shè)計(jì)的課程。本文就數(shù)字集成電路前端設(shè)計(jì)及其工程實(shí)踐課程近兩年的教學(xué)情況和教學(xué)效果進(jìn)行回顧與總結(jié)，并對(duì)本課程的進(jìn)一步建設(shè)方案進(jìn)行了思考和探索。

一、教學(xué)內(nèi)容的選擇

數(shù)字集成電路設(shè)計(jì)的實(shí)現(xiàn)主要分為 ASIC 的設(shè)計(jì)實(shí)現(xiàn)和基于 FPGA的設(shè)計(jì)實(shí)現(xiàn)，而 ASIC 設(shè)計(jì)又分為全定制的方式和基于標(biāo)準(zhǔn)單元庫(kù)的實(shí)現(xiàn)方式。一般對(duì)于復(fù)雜數(shù)字電路的 ASIC 設(shè)計(jì)[4]，基于標(biāo)準(zhǔn)單元庫(kù)的方法較為多用。所以，筆者對(duì)本課程主要通過(guò)基于標(biāo)準(zhǔn)單元庫(kù)的 ASIC 設(shè)計(jì)流程進(jìn)行教學(xué)設(shè)計(jì)，并以此為基礎(chǔ)進(jìn)行實(shí)驗(yàn)內(nèi)容和相應(yīng)工具鏈的選擇。

本課程是實(shí)踐性比較強(qiáng)的課程，除開始幾節(jié)課進(jìn)行相關(guān)理論的介紹以外，其余全部都是實(shí)踐操作課，主要是設(shè)計(jì)性和綜合性的實(shí)驗(yàn)內(nèi)容。為了讓學(xué)生能夠進(jìn)行有效的、有針對(duì)性的學(xué)習(xí)，課程共開設(shè)了 6 個(gè)實(shí)驗(yàn)，內(nèi)容如表 1 所示，其中的自動(dòng)布局布線環(huán)節(jié)一般被歸入后端設(shè)計(jì)的流程，但是考慮到與后端設(shè)計(jì)的銜接，為了讓學(xué)生更加直觀地感受到綜合后的網(wǎng)表與集成電路布局布線的關(guān)系，我們?cè)谠O(shè)計(jì)時(shí)加入了簡(jiǎn)單的自動(dòng)布局布線實(shí)驗(yàn)。從最基礎(chǔ)的 Verilog HDL 邏輯設(shè)計(jì)實(shí)驗(yàn)開始，到全流程完成最后一個(gè)設(shè)計(jì)為止，任務(wù)一步一步地推進(jìn)，難度也一級(jí)一級(jí)地提升，讓學(xué)生在一個(gè)個(gè)任務(wù)挑戰(zhàn)的過(guò)程中完成對(duì)集成電路前端設(shè)計(jì)流程和相關(guān)工具鏈的熟練掌握。

為了對(duì)整個(gè)課程內(nèi)容有更好的把握并展示我們實(shí)驗(yàn)設(shè)計(jì)的思路，下面對(duì)表1所示的教學(xué)內(nèi)容進(jìn)行簡(jiǎn)單的介紹。

在具體的實(shí)踐環(huán)節(jié)開始之前，我們會(huì)給學(xué)生進(jìn)行理論知識(shí)的講解，主要是講授 Verilog HDL 的基本語(yǔ)法和邏輯設(shè)計(jì)的方法和技巧，主要目的是讓學(xué)生能夠完整系統(tǒng)地學(xué)習(xí)使用 Verilog HDL 進(jìn)行硬件描述、設(shè)計(jì)和驗(yàn)證的方法，同時(shí)對(duì)于邏輯綜合相關(guān)的概念，特別是時(shí)序方面的各種延時(shí)模型進(jìn)行了詳細(xì)說(shuō)明，為后續(xù)的實(shí)踐內(nèi)容做好準(zhǔn)備。

第一個(gè)實(shí)驗(yàn)是集成電路設(shè)計(jì)工具的安裝與使用，涉及幾種集成電路設(shè)計(jì)中使用頻率較高且具有市場(chǎng)前景的 EDA 軟件，主要包括 Mentor 公司的 ModelSim，這是業(yè)界最先進(jìn)的 HDL 語(yǔ)言仿真平臺(tái);Synopsis 公司的 Design Compiler（簡(jiǎn)稱為 DC），這是業(yè)界最常使用的邏輯綜合軟件。后者是在 Linux 運(yùn)行的邏輯綜合平臺(tái)，需要具備一定的 Linux 操作系統(tǒng)的基本知識(shí)和操作技能，所以本實(shí)驗(yàn)中也涉及一些Linux 常用命令的操作實(shí)驗(yàn)，為后續(xù)的邏輯綜合實(shí)驗(yàn)做好準(zhǔn)備。

第二個(gè)實(shí)驗(yàn)是邏輯仿真，主要是設(shè)計(jì)一個(gè)中等規(guī)模的數(shù)字電路系統(tǒng)，讓學(xué)生通過(guò)實(shí)踐掌握 Verilog HDL 進(jìn)行邏輯設(shè)計(jì)的技巧和方法，以及學(xué)習(xí)利用 Verilog HDL 編寫仿真測(cè)試平臺(tái)的設(shè)計(jì)技巧。同時(shí)，本實(shí)驗(yàn)也是為了訓(xùn)練學(xué)生掌握 ModelSim 數(shù)字電路設(shè)計(jì)仿真平臺(tái)的使用方法。

第三個(gè)實(shí)驗(yàn)是邏輯綜合，通過(guò)一個(gè)帶有掃描功能的七段顯示譯碼電路，掌握 Verilog 中基于模塊化設(shè)計(jì)的理念，熟練掌握集成電路綜合相關(guān)的概念，以及了解各種延遲模型對(duì)綜合結(jié)果的重要影響;主要針對(duì) ASIC 設(shè)計(jì)中基于標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)流程，讓學(xué)生學(xué)會(huì)使用 DC 綜合工具，并學(xué)會(huì)對(duì)綜合以后產(chǎn)生的各類時(shí)序、功耗和面積報(bào)告進(jìn)行解讀和分析，同時(shí)要掌握兩種性能優(yōu)化的方法，即優(yōu)化邏輯設(shè)計(jì)和優(yōu)化綜合配置，前者需要不斷地對(duì)邏輯設(shè)計(jì)到邏輯綜合的迭代過(guò)程進(jìn)行優(yōu)化，而后者需要通過(guò)綜合過(guò)程各種延時(shí)模型的精確調(diào)整來(lái)進(jìn)行優(yōu)化。另外，為滿足自動(dòng)化綜合的方法，學(xué)生還需要學(xué)習(xí)使用 CTL 腳本語(yǔ)言的基本語(yǔ)法。

第四個(gè)實(shí)驗(yàn)是針對(duì)前一個(gè)實(shí)驗(yàn)的 ASIC 設(shè)計(jì)綜合結(jié)果，采用相應(yīng)的工藝庫(kù)，使用自動(dòng)布局布線腳本進(jìn)行簡(jiǎn)單的自動(dòng)布局布線操作，以產(chǎn)生布線效果，讓學(xué)生可以通過(guò)這個(gè)實(shí)驗(yàn)，看到綜合后的電路在芯片上出現(xiàn)的實(shí)際模樣。這個(gè)實(shí)驗(yàn)雖然省略了很多的優(yōu)化步驟，但是可以讓學(xué)生粗略感受到芯片的形成過(guò)程，對(duì)于相應(yīng)的后端設(shè)計(jì)實(shí)踐課程起到承上啟下的過(guò)渡作用。

第五個(gè)和第六個(gè)實(shí)驗(yàn)通過(guò)兩個(gè)更加復(fù)雜的設(shè)計(jì)，讓學(xué)生綜合應(yīng)用前面幾個(gè)實(shí)驗(yàn)中學(xué)到的知識(shí)進(jìn)行整個(gè)流程的完整設(shè)計(jì)，目的是進(jìn)一步提高學(xué)生邏輯設(shè)計(jì)的能力和技巧，讓學(xué)生更加深入地理解和掌握綜合過(guò)程中的各種操作方法，以及 CTL 腳本的書寫方法。

我們之所以只選擇邏輯設(shè)計(jì)和邏輯綜合這兩個(gè)主要的集成電路設(shè)計(jì)流程，而略過(guò)其他流程環(huán)節(jié)，有兩個(gè)原因，一是基于學(xué)生知識(shí)結(jié)構(gòu)的基礎(chǔ)，本課程是電信專業(yè)集成電路模塊方向?qū)W生的必修課，學(xué)生在這之前學(xué)過(guò)的相關(guān)專業(yè)課程主要是數(shù)字電路技術(shù)基礎(chǔ)和集成電路原理兩門課程。在數(shù)字電路技術(shù)基礎(chǔ)課程中，學(xué)生學(xué)習(xí)了數(shù)字電路的組成原理，而其中的電路設(shè)計(jì)主要是通過(guò)邏輯表達(dá)式的方法進(jìn)行設(shè)計(jì)，通過(guò)分立器件和小規(guī)模集成電路模塊的組合進(jìn)行電路實(shí)現(xiàn)，設(shè)計(jì)的電路規(guī)模不大，方法也僅局限于中小規(guī)模電路。而集成電路原理課程，主要是介紹基礎(chǔ)電路中從 MOS 器件到單元電路的構(gòu)成方法和原理，以及相應(yīng)的電流、電壓和電容的模型闡述，對(duì)應(yīng)的實(shí)驗(yàn)課程主要以全定制的方式實(shí)現(xiàn) MOS 器件到單元電路的構(gòu)成，而對(duì)于復(fù)雜電路的構(gòu)成則缺少方法的支持。所以，需要通過(guò)本課程進(jìn)一步結(jié)合與拓展數(shù)字電路和集成電路的知識(shí)范圍，使用硬件描述語(yǔ)言的方式進(jìn)行邏輯電路的設(shè)計(jì)和使用自動(dòng)綜合工具的方法進(jìn)行電路的實(shí)現(xiàn)，進(jìn)一步鞏固和優(yōu)化數(shù)字集成電路的設(shè)計(jì)方法。二是根據(jù)集成電路現(xiàn)代化生產(chǎn)流程中的主次方面進(jìn)行提煉，其中設(shè)計(jì)和綜合是前端流程中最為重要的兩個(gè)環(huán)節(jié)，其他的一些環(huán)節(jié)基本都是在輔助這兩者進(jìn)行的，因此這兩者就是學(xué)生要重點(diǎn)掌握的知識(shí)要點(diǎn)，需要學(xué)生通過(guò)理論加實(shí)驗(yàn)的方式進(jìn)行學(xué)習(xí)和加強(qiáng)。

二、實(shí)驗(yàn)指導(dǎo)書的編寫

由于本課程是一門實(shí)踐性特別強(qiáng)的課程，我們的初衷是希望教學(xué)能夠盡量接近現(xiàn)代集成電路的工業(yè)流程，讓學(xué)生能夠真正學(xué)有所用，這對(duì)學(xué)生以后的就業(yè)和進(jìn)一步深造都有幫助。因?yàn)闆](méi)有現(xiàn)成合適的實(shí)驗(yàn)指導(dǎo)書可供使用，所以我們根據(jù)實(shí)驗(yàn)室現(xiàn)有的軟硬件條件和集成電路的工業(yè)流程編寫了一套實(shí)驗(yàn)指導(dǎo)書。為了讓實(shí)驗(yàn)指導(dǎo)書不斷跟上集成電路工業(yè)中數(shù)字集成電路設(shè)計(jì)制造的現(xiàn)代化先進(jìn)流程，我們?cè)诿繉W(xué)期教學(xué)情況的基礎(chǔ)上及時(shí)總結(jié)，并對(duì)實(shí)驗(yàn)指導(dǎo)書不斷地進(jìn)行修訂，及時(shí)增刪部分內(nèi)容，以期讓實(shí)驗(yàn)指導(dǎo)書更加完善、實(shí)驗(yàn)內(nèi)容更加合理，能夠更好地培養(yǎng)學(xué)生的實(shí)踐和創(chuàng)新能力。

為了更好地配合實(shí)驗(yàn)指導(dǎo)書的編寫和實(shí)踐課程的教學(xué)，學(xué)院專門撥款購(gòu)買了相應(yīng)的工業(yè) EDA 軟件系統(tǒng)，讓學(xué)生可以真正地在工業(yè)化環(huán)境下學(xué)習(xí)和設(shè)計(jì)，為他們以后的就業(yè)做好充足的準(zhǔn)備。

三、課程考核

為了保質(zhì)保量地完成課程教學(xué)，我們對(duì)課程考核也進(jìn)行了認(rèn)真的思考和探索，舍棄了以實(shí)驗(yàn)報(bào)告為唯一評(píng)價(jià)標(biāo)準(zhǔn)的做法，提出了實(shí)驗(yàn)考勤、實(shí)驗(yàn)過(guò)程、實(shí)驗(yàn)結(jié)果、實(shí)驗(yàn)報(bào)告和期終考核等多種多維度的考核方式，對(duì)學(xué)生進(jìn)行綜合的評(píng)價(jià)和考核。

首先，通過(guò)考勤督促學(xué)生意識(shí)到每次參與實(shí)驗(yàn)的重要性，一旦學(xué)習(xí)脫節(jié)，后續(xù)環(huán)節(jié)的學(xué)習(xí)銜接就會(huì)出現(xiàn)斷裂，不管是目前非常熱門的在線學(xué)習(xí)，還是傳統(tǒng)的課堂教學(xué)，都是如此?，F(xiàn)在網(wǎng)課、慕課等在線的課程都做得非常好，內(nèi)容也非常豐富，只要學(xué)生愿意，幾乎都可以在網(wǎng)上學(xué)習(xí)到很多知識(shí)。在“在停學(xué)不聽課”的大背景下，我們也積極地在網(wǎng)上開展了這門課程的部分教學(xué)工作，同樣我們也完善了網(wǎng)上考勤的制度，不讓學(xué)生落下一節(jié)課。

實(shí)驗(yàn)過(guò)程考核涉及學(xué)生在實(shí)驗(yàn)過(guò)程中表現(xiàn)出來(lái)的工作效率，以及對(duì)理論知識(shí)的消化吸收和轉(zhuǎn)化程度。學(xué)生只有對(duì)理論知識(shí)進(jìn)行充分理解，并充分實(shí)踐，才能讓學(xué)習(xí)鞏固得更加扎實(shí)。實(shí)驗(yàn)本身就是為了促使學(xué)生積極開動(dòng)腦筋，進(jìn)行創(chuàng)新能力的鍛煉。在實(shí)踐中，我們發(fā)現(xiàn)，除驗(yàn)證性或者演示型的簡(jiǎn)單實(shí)驗(yàn)以外，對(duì)于同樣一個(gè)設(shè)計(jì)性或者綜合性的實(shí)驗(yàn)要求，不同的學(xué)生往往思路迥異，會(huì)出現(xiàn)完全不同的設(shè)計(jì)思路，這可能會(huì)出乎教師的意料，但這正是鼓勵(lì)學(xué)生發(fā)揮創(chuàng)造力和獨(dú)創(chuàng)精神的時(shí)候，應(yīng)讓不同的設(shè)計(jì)思路不斷產(chǎn)生碰撞，教師通過(guò)及時(shí)的點(diǎn)評(píng)給予學(xué)生正面反饋，以加強(qiáng)學(xué)生獨(dú)立思考能力的培養(yǎng)。另外，有的實(shí)驗(yàn)要求比較復(fù)雜，需要多名學(xué)生共同合作完成，這就給了學(xué)生鍛煉合作能力的機(jī)會(huì)，大家相互合作，共同完成一個(gè)課題，這是完成大型任務(wù)的必要條件，如果團(tuán)隊(duì)協(xié)作得好，就可以非常高效地完成復(fù)雜的任務(wù)。因此，具備獨(dú)立思考和團(tuán)隊(duì)合作能力的人才就是社會(huì)所需要的復(fù)合型人才。我們應(yīng)盡量控制每次課程實(shí)驗(yàn)班級(jí)的規(guī)模，人數(shù)控制在 20人到30人 之間，這樣教師對(duì)每位學(xué)生的實(shí)驗(yàn)過(guò)程都能夠及時(shí)地進(jìn)行觀察、記錄和反饋，實(shí)驗(yàn)教學(xué)效果是最好的。人數(shù)過(guò)多，要讓教師及時(shí)關(guān)注到每人每組的實(shí)驗(yàn)情況幾乎是不可能的，而人數(shù)過(guò)少，又會(huì)影響教學(xué)的效率。

實(shí)驗(yàn)結(jié)果考核涉及對(duì)學(xué)生實(shí)驗(yàn)成果的評(píng)價(jià)，需要兼顧學(xué)生完成的效率和成果的質(zhì)量。有的學(xué)生追求完美，對(duì)結(jié)果要求比較高，那他可能會(huì)花費(fèi)更多的時(shí)間去完善;而有的學(xué)生只是追求盡快完成實(shí)驗(yàn)，那他的完成質(zhì)量就有可能會(huì)比較粗糙;當(dāng)然也有的學(xué)生既能保質(zhì)保量，又能注意效率，比較快速地完成任務(wù)，而有一些學(xué)生可能會(huì)參考太多別人的思路，完成得也比較快速。對(duì)于一個(gè)有責(zé)任心的教師來(lái)說(shuō)，應(yīng)該結(jié)合實(shí)驗(yàn)過(guò)程的觀察，針對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行客觀公正的評(píng)價(jià)，需要花費(fèi)很多心思和技巧去甄別學(xué)生實(shí)驗(yàn)結(jié)果的優(yōu)劣，提高那些真正愿意學(xué)習(xí)和實(shí)踐的學(xué)生的積極性，打消部分學(xué)生偷懶?；乃枷?，讓每個(gè)學(xué)生根據(jù)自己的能力盡力完成實(shí)驗(yàn)任務(wù)。

實(shí)驗(yàn)報(bào)告是對(duì)一個(gè)學(xué)生的書面表達(dá)能力進(jìn)行評(píng)價(jià)的依據(jù)。我們希望通過(guò)這項(xiàng)考核讓每一個(gè)學(xué)生都能夠根據(jù)自己的實(shí)踐過(guò)程和自己的理解，結(jié)合理論知識(shí)認(rèn)真地書寫實(shí)驗(yàn)報(bào)告。往往實(shí)驗(yàn)做得非常細(xì)致的學(xué)生，實(shí)驗(yàn)報(bào)告也會(huì)寫得比較到位，這說(shuō)明只要一個(gè)人的態(tài)度認(rèn)真，不管是實(shí)踐還是報(bào)告書寫都能做得很好。所以，實(shí)驗(yàn)報(bào)告的考核，可以督促學(xué)生每次實(shí)驗(yàn)都認(rèn)真對(duì)待。

最后一點(diǎn)是實(shí)驗(yàn)考試，這是最能體現(xiàn)一個(gè)學(xué)生的綜合能力的時(shí)候。我們每次課都會(huì)安排上機(jī)考試，要求學(xué)生根據(jù)要求完成幾個(gè)考題，并要求不能彼此交流，必須獨(dú)立完成題目所要求的邏輯設(shè)計(jì)、仿真、綜合等任務(wù)，必須在規(guī)定的時(shí)間內(nèi)完成。一方面，通過(guò)對(duì)幾次實(shí)驗(yàn)考試過(guò)程的分析，我們也不斷總結(jié)題目的難度和覆蓋面，形成一套出題的思路;另一方面，我們搜集集成電路工業(yè)現(xiàn)場(chǎng)的項(xiàng)目課題，將其精簡(jiǎn)改造成我們的上機(jī)考題，并逐漸完善上機(jī)考試題庫(kù)。

綜合以上幾個(gè)方面，我們盡量客觀公正地給出每個(gè)學(xué)生這門課程的最后總評(píng)成績(jī)。

四、教學(xué)效果

通過(guò)對(duì)這門課程的精心編排和教學(xué)，學(xué)生對(duì)本課程非常認(rèn)可，90% 以上的學(xué)生都覺(jué)得這門課程對(duì)他在集成電路專業(yè)方向的學(xué)習(xí)幫助很大。另外，多角度多維度的考核方式，讓教師與學(xué)生的關(guān)系非常緊密、非常融洽，每學(xué)期末教務(wù)處的“學(xué)評(píng)教”的評(píng)分中，這門課的平均分?jǐn)?shù)都在良好以上。這也表明了學(xué)生對(duì)于教師的認(rèn)可。學(xué)生通過(guò)本課程的學(xué)習(xí)，對(duì)集成電路的工業(yè)化流程有了非常深入的理解，對(duì)后續(xù)的就業(yè)或者研究生深造都具有深遠(yuǎn)的影響。這幾年該專業(yè)的就業(yè)非常穩(wěn)定，近兩年集成電路專業(yè)方向的學(xué)生都找到了滿意的工作，有些考上了研究生，繼續(xù)在集成電路的專業(yè)方向上深造，同時(shí)用人單位或者研究生單位對(duì)相關(guān)的畢業(yè)生表現(xiàn)滿意度很高，特別在專業(yè)知識(shí)的掌握和動(dòng)手實(shí)踐能力上具有較高的認(rèn)可度。

五、不足和完善

雖然本文提出的教學(xué)內(nèi)容和教學(xué)方式已經(jīng)實(shí)行了數(shù)年，學(xué)生的反饋不錯(cuò)，上課流程也比較順暢，但是我們感覺(jué)還是需要進(jìn)一步完善課程的內(nèi)容和過(guò)程。

比如對(duì)實(shí)驗(yàn)內(nèi)容，雖然有驗(yàn)證的環(huán)節(jié)，但是學(xué)生學(xué)得并不深入，也沒(méi)有在驗(yàn)證方法學(xué)上展開研究。目前在集成電路產(chǎn)業(yè)中，集成電路驗(yàn)證工程師的地位日益突出[5]，對(duì)驗(yàn)證方法的研究也日益完善，因此有必要在本課程后續(xù)引入深入學(xué)習(xí)和實(shí)踐驗(yàn)證，以及驗(yàn)證方法學(xué)研究的知識(shí)內(nèi)容。

對(duì)于工業(yè)化生產(chǎn)的集成電路生產(chǎn)流程，除了設(shè)計(jì)、綜合、驗(yàn)證，還包含其他更加細(xì)致的內(nèi)容，比如可測(cè)性設(shè)計(jì)、靜態(tài)時(shí)序分析等，隨著集成電路的規(guī)模越來(lái)越大，這些內(nèi)容的作用和地位也越來(lái)越重要，所以在以后的實(shí)驗(yàn)設(shè)計(jì)中，可以適當(dāng)?shù)匮a(bǔ)充增加一些這方面的內(nèi)容和要求。

另外，自動(dòng)布局布線的實(shí)驗(yàn)設(shè)計(jì)本來(lái)應(yīng)該歸屬于后端設(shè)計(jì)的重要內(nèi)容，但本課程教師希望通過(guò)該項(xiàng)實(shí)驗(yàn)內(nèi)容的開設(shè)，能夠讓學(xué)生增強(qiáng)構(gòu)建電路的直觀感受，而實(shí)際上卻擠占了真正前端設(shè)計(jì)的其他內(nèi)容的教學(xué)時(shí)間，所以以后的課程改革中可以考慮將該項(xiàng)內(nèi)容去除，替換成更加有效更加豐富的前面論述的驗(yàn)證等前端設(shè)計(jì)內(nèi)容。

六、結(jié)語(yǔ)

數(shù)字集成電路前端設(shè)計(jì)及其工程實(shí)踐是我校集成電路專業(yè)方向的一門重要專業(yè)實(shí)踐課程和環(huán)節(jié)，課程從培養(yǎng)學(xué)生創(chuàng)新能力和協(xié)作能力出發(fā)，從理論講授到動(dòng)手實(shí)踐進(jìn)行了精心的設(shè)計(jì)，完成了從邏輯設(shè)計(jì)、邏輯仿真到邏輯綜合和自動(dòng)布局布線的工業(yè)化流程的實(shí)驗(yàn)過(guò)程，讓學(xué)生體驗(yàn)了數(shù)字集成電路設(shè)計(jì)制造流程的前端部分，能夠有效地培養(yǎng)社會(huì)亟需的集成電路領(lǐng)域的人才。

[ 參 考 文 獻(xiàn) ]

[1] 李力游. 產(chǎn)業(yè)政策制定與實(shí)施應(yīng)更關(guān)注設(shè)計(jì)業(yè)龍頭[J]. 中國(guó)電子報(bào)， 2014（45）：4.

[2] 康海燕， 馮曉麗， 蔡覺(jué)平. 數(shù)字集成電路實(shí)驗(yàn)教學(xué)改革與實(shí)踐[J]. 高教學(xué)刊， 2019（12）：141-143.

[3] 夏曉娟， 方玉明， 劉小花， 等. 集成電路設(shè)計(jì)實(shí)驗(yàn)教學(xué)改革初探[J]. 科技視界， 2020（4）：44-45.

[4] 陳光輝. 《ASIC 課程設(shè)計(jì)》教學(xué)模式改革與研究[J]. 湖南科技學(xué)院學(xué)報(bào)， 2016（10）：47-48.

[5] 王立平， 姚程寬， 陳向陽(yáng)， 等. IC 驗(yàn)證三種不同方法的分析比較[J]. 太原師范學(xué)院學(xué)報(bào) （自然科學(xué)版）， 2019（1）：67-69.

[責(zé)任編輯：鐘 嵐]