康海燕 馮曉麗 蔡覺平

摘 ?要：總結(jié)分析了當(dāng)前高等院校數(shù)字集成電路實驗教學(xué)中存在的問題，并提出了實驗教學(xué)內(nèi)容、教學(xué)模式以及考核方式三個方面的改革措施。教學(xué)實踐表明，通過這三個方面的教學(xué)改革可以在很大程度上提高學(xué)生對實驗的積極性與主觀能動性。

關(guān)鍵詞：數(shù)字集成電路;實驗教學(xué)改革;改革模式

中圖分類號：G642 文獻標(biāo)志碼：A 文章編號：2096-000X（2019）12-0141-03

Abstract： This paper summarizes and analyzes the existing problems in the experimental teaching of digital integrated circuits in colleges and universities， and puts forward reform measures from three aspects： experimental teaching content， teaching model and assessment method. The practices prove that students can greatly improve the enthusiasm and subjective initiative of the experiment through these three aspects of teaching reform measures.

Keywords： digital integrated circuit; experimental teaching reform; reform model

引言

為維護國家經(jīng)濟及國防安全，2018年集成電路被再次寫入政府工作報告，位列實體經(jīng)濟發(fā)展的第一位，要發(fā)展集成電路產(chǎn)業(yè)，高素質(zhì)的復(fù)合型創(chuàng)新人才是關(guān)鍵。而作為國家培養(yǎng)人才的高等院校，如何緊密圍繞我國集成電路產(chǎn)業(yè)快速發(fā)展對高水平人才的迫切需求，遵循集成電路發(fā)展規(guī)律，培養(yǎng)學(xué)生的實踐與創(chuàng)新能力，這對集成電路專業(yè)實踐教學(xué)體系提出了更高的要求。

數(shù)字集成電路實驗是集成電路專業(yè)理論性和實踐性緊密結(jié)合的一門基礎(chǔ)課程[1]，其在鞏固數(shù)字集成電路理論知識、培養(yǎng)學(xué)生的動手操作能力以及數(shù)字集成電路創(chuàng)新設(shè)計與靈活應(yīng)用的能力等方面起著重要作用[2-5]。如何在國家集成電路快速發(fā)展的大背景下，培養(yǎng)學(xué)生運用理論知識解決實際問題的能力，增強學(xué)生電路設(shè)計與實踐創(chuàng)新能力是數(shù)字集成電路實驗課的主要目標(biāo)所在[6]。然而，傳統(tǒng)的數(shù)字集成電路實驗教學(xué)模式已不能適應(yīng)現(xiàn)代集成電路的發(fā)展需求，對數(shù)字集成電路實驗的教學(xué)手段、教學(xué)內(nèi)容以及考核方式的改革勢在必行。

一、數(shù)字集成電路實驗存在的問題

（一）實驗內(nèi)容簡單

目前大多數(shù)高等院校的數(shù)字集成電路實驗內(nèi)容較為簡單，而且基礎(chǔ)性實驗所占比重較大[7]。基礎(chǔ)性實驗大都是基于EDA平臺實現(xiàn)[8-10]，例如CMOS反相器（inverter）實驗，學(xué)生首先基于HSPICES軟件使用NMOS和PMOS搭建反相器，并分析二極管及CMOS反相器的直流特性;其次，通過改變電源電壓以及MOS管的寬長比得到CMOS反相器的電壓傳輸特性曲線（VTC）。通過這類基礎(chǔ)性實驗，學(xué)生雖然能夠加深對CMOS反相器的理解，但是內(nèi)容簡單，缺乏綜合性。

（二）教學(xué)手段落后

傳統(tǒng)的實驗教學(xué)模式，即教師在課堂上給定學(xué)生實驗內(nèi)容[11]，并采用集中授課的方式進行實驗原理以及操作步驟的講解，學(xué)生只須在規(guī)定的時間內(nèi)得到預(yù)計的實驗結(jié)果，教師就給予實驗合格，很顯然，這種傳統(tǒng)的教學(xué)模式較為僵化，學(xué)生在課堂上按部就班的完成實驗即可，實驗的提前預(yù)習(xí)工作以及課后的問題討論等都不能落到實處，這種教學(xué)模式在很大程度上抑制了學(xué)生對實驗課程的主觀能動性。

（三）考核方式不合理

實驗課作為理論課的輔助課程，其成績只占理論課總成績很小的比重[12]。而且實驗課的最終成績主要是以實驗報告作為主要的衡量標(biāo)準(zhǔn)，然而學(xué)生課后所提交的實驗報告相似率極高，通過學(xué)生問卷調(diào)查發(fā)現(xiàn)，實驗報告抄襲現(xiàn)象較為嚴(yán)重，明顯違背了培養(yǎng)大綱的要求。因此，將實驗報告作為考核實驗的主要衡量標(biāo)準(zhǔn)顯然不能真實地反映學(xué)生實際的實驗操作能力。

二、數(shù)字集成電路實驗的改革措施

為了更好的解決現(xiàn)階段數(shù)字集成電路實驗中存在的問題，主要從教學(xué)內(nèi)容、教學(xué)模式以及考核方式三個層面著手進行實驗教學(xué)改革，從根本上徹底改變學(xué)生對待實驗的觀念與態(tài)度，提高學(xué)生的主觀能動性，進而提高學(xué)生對數(shù)字集成電路的綜合設(shè)計能力。

（一）設(shè)計循序漸進的教學(xué)內(nèi)容

我院數(shù)字集成電路實驗改革之前的實驗項目都屬于基礎(chǔ)與驗證性實驗，例如二極管及CMOS反相器直流特性實驗，其實驗?zāi)康闹饕鞘箤W(xué)生掌握HSPICES軟件的使用方法，通過改變不同參數(shù)得到電壓傳輸特性曲線，從而使學(xué)生理解CMOS反相器電壓傳輸特性曲線的影響因素和調(diào)整方法。又例如搭建反相器網(wǎng)絡(luò)實驗，其實驗?zāi)康闹饕鞘箤W(xué)生理解多扇出反相器鏈的性能優(yōu)化方法。這些基礎(chǔ)性數(shù)字集成電路實驗側(cè)重于對理論課堂某一知識點的強化與鞏固，旨在夯實學(xué)生的理論知識。然而不同課程內(nèi)容之間也無法實現(xiàn)有效的綜合和銜接，對學(xué)生創(chuàng)新與綜合能力的培養(yǎng)不足。

除了開設(shè)類似反相器這種基礎(chǔ)性實驗外，我實驗中心為了更好的提高學(xué)生的自主實驗?zāi)芰ΓO(shè)計了一款基于Altera 片上系統(tǒng)（SoC）與FPGA的DE1-SoC 開發(fā)套件實驗箱以及實驗講義，如圖1所示。實驗箱將最新的雙核 Cortex-A9 嵌入式處理器與行業(yè)領(lǐng)先的可編程邏輯結(jié)合起來，能夠提供強大的硬件設(shè)計平臺，在實驗教學(xué)中與軟件配套使用，不僅豐富了實驗的內(nèi)容，而且加強了實驗設(shè)計的靈活性。

基于實驗箱（SME2016型）與Quartus II 設(shè)計工具，我實驗中心面向集成電路專業(yè)的學(xué)生增加了LED點燈、交通信號燈、頻率計以及數(shù)碼管等六個基本的實驗項目，以數(shù)碼管掃描顯示電路實驗為例，其主要實驗?zāi)康氖鞘箤W(xué)生理解數(shù)碼管的顯示原理以及掃描顯示原理，掌握基于Verilog HDL語言的數(shù)字電路設(shè)計方法以及FPGA的基本開發(fā)流程。通過以上實驗，學(xué)生已經(jīng)能夠熟練掌握 FPGA的開發(fā)流程，并且根據(jù)自己的能力水平，還能夠自行設(shè)計一些難度較大的組合時序電路并通過將其加載至 FPGA 中進行驗證。此FPGA實驗平臺除了用于支撐本科生基于FPGA的數(shù)字電路實驗項目的開展，而且，該實驗平臺還提供了豐富的外設(shè)資源，便于研究生設(shè)計較為復(fù)雜的且綜合性較高的數(shù)字電路科學(xué)研究項目。

除了借助實驗箱實現(xiàn)一些簡單的實驗外，我實驗中心循序漸進的開展了一些具有綜合性設(shè)計的實驗項目。主要實驗內(nèi)容有：計數(shù)器實驗，數(shù)字濾波器實驗以及SPI串行外設(shè)接口實驗等。這些實驗是采用Verilog HDL硬件描述語言編寫可綜合的代碼，利用工具Modelsim編寫測試平臺TestBench，給出輸入信號，驗證RTL代碼與SPEC的一致性。再使用Synopsys 公司的Design Compiler（DC）進行電路的邏輯綜合。Design Compiler的操作由Tcl命令來實現(xiàn)，還需要使用Modelsim進行時序仿真，利用Synopsys的Prime Time（PT）進行靜態(tài)時序分析，查看設(shè)計是否滿足時序要求。整個實驗的前端設(shè)計實驗環(huán)境都是在Linux環(huán)境下實現(xiàn)完成。

這類綜合性實驗是基礎(chǔ)性實驗的拓展、延伸和深化，主要實驗?zāi)康氖峭ㄟ^這些綜合性實驗的實踐操作，使學(xué)生能夠深刻了解現(xiàn)代數(shù)字集成電路的設(shè)計流程，熟練掌握數(shù)字集成電路設(shè)計“利器”，即EDA工具的使用方法以及Verilog HDL硬件描述語言在數(shù)字集成電路設(shè)計中的應(yīng)用，不僅能夠培養(yǎng)學(xué)生綜合運用知識的能力，而且能夠提高學(xué)生的創(chuàng)新能力，為學(xué)生日后從事數(shù)字集成電路設(shè)計奠定良好的基礎(chǔ)。

（二）多樣化的教學(xué)模式

根據(jù)實驗教學(xué)的特點，實驗教學(xué)改革必須采用多樣化的教學(xué)模式，我實驗中心提出“微課”+ 集中教學(xué) + 實驗室開放三者相結(jié)合的教學(xué)模式，提高實驗實踐教學(xué)效果。在實驗集中授課之前，學(xué)生利用“微課”進行實驗預(yù)習(xí)，并完成實驗預(yù)習(xí)報告;在傳統(tǒng)集中授課課堂上，教師根據(jù)實驗預(yù)習(xí)的效果有針對性的進行講解，學(xué)生在課堂上完成實驗的核心內(nèi)容;對于綜合性的數(shù)字集成電路實驗而言，實驗的設(shè)計性較強，課堂之后學(xué)生可以在開放實驗室繼續(xù)實驗，實驗中碰到的問題可以相互討論或者隨時咨詢開放實驗室的值班教師，學(xué)生在實驗室的實驗情況如圖2所示。待實驗完成后有計劃的安排學(xué)生進行分組答辯，并將答辯成績計入實驗總成績。通過這種多重的教學(xué)模式改革，從根本上提高了學(xué)生對實驗的積極性和主觀能動性。

此外，實驗中心計劃建立信息化的網(wǎng)絡(luò)教學(xué)平臺，通過此平臺，教師可以實時管理開放實驗室，查看開放實驗室的使用情況，還可以實時的發(fā)布實驗教學(xué)資源、完成實驗作業(yè)布置，作業(yè)批閱等功能，學(xué)生也可以進行課程資源共享、實驗報告遞交等任務(wù)，并可在線參與課程討論答疑，為師生的交流和研討等環(huán)節(jié)提供更便捷的途徑，方便了實驗教學(xué)活動的開展。該網(wǎng)絡(luò)教學(xué)平臺可以將實驗教學(xué)過程當(dāng)中需要的課程文檔，產(chǎn)生的課程資料記錄在“案”，不僅動態(tài)記錄了實驗課程的開展進度，同時也記錄了學(xué)生不斷學(xué)習(xí)成長的腳步。

（三）“一對一”的考核方式

改變傳統(tǒng)的實驗課輔助理論課觀念，將實驗作為一門擁有獨立學(xué)分的必修課程?？己朔绞接袑嶒瀳蟾?、實驗答辯以及實驗?zāi)芰_(dá)標(biāo)測試。而實驗報告與實驗答辯成績占總成績的20%，總成績的80%來源于“一對一”的實驗?zāi)芰_(dá)標(biāo)測試，即一個同學(xué)對應(yīng)一套設(shè)備進行測試，這種考核方式能夠調(diào)動學(xué)生的積極性，加強學(xué)生對于實驗的緊迫感。

“一對一”的實驗?zāi)芰y試考題范圍覆蓋所有已授內(nèi)容且根據(jù)學(xué)生實驗水平的高低有難易度區(qū)分。學(xué)生首先在達(dá)標(biāo)測試系統(tǒng)里預(yù)約與自己專業(yè)相關(guān)的測試題目，并根據(jù)預(yù)約時間到指定預(yù)約地點參加測試。測試時間段，學(xué)生按題目要求完成版圖設(shè)計、電路搭建、測試以及數(shù)據(jù)記錄和分析等，老師現(xiàn)場評測各項指標(biāo)并按評分標(biāo)準(zhǔn)評定成績。如果初測不達(dá)標(biāo)者，給予一次補測的機會，若補測不合格，直接影響學(xué)生的正常畢業(yè)。

三、教學(xué)改革成效

經(jīng)過師生雙方的共同努力，數(shù)字集成電路設(shè)計實驗教學(xué)改革取得了不錯的成效，學(xué)生對數(shù)字集成電路設(shè)計的積極性與主觀能動性有了很大的提高。實驗教改之前，數(shù)字集成電路實驗課是隸屬于理論課的一部分，考試成績只占理論課很小的比分，學(xué)生認(rèn)為只要聽好每一節(jié)理論課即可，對待實驗課的積極性不高，而且對于學(xué)習(xí)能力較強的學(xué)生，實驗內(nèi)容較為簡單，缺乏挑戰(zhàn)性。

實驗教改之后，數(shù)字集成電路實驗作為一門擁有獨立學(xué)分的課程，擁有自己獨立的考核制度。學(xué)生在實驗課前不僅需要提前查找資料，做好實驗預(yù)習(xí)工作，而且還需要充分利用課外時間繼續(xù)實驗，方可在規(guī)定的時間內(nèi)完成數(shù)字集成電路設(shè)計作業(yè)。實踐表明，雖然綜合性實驗的難度相對較大，但是大部分集成電路設(shè)計與集成系統(tǒng)專業(yè)的學(xué)生不僅能夠接受這種實驗，而且表現(xiàn)出濃厚的興趣。整個實驗流程以小組的形式組隊，隊員們根據(jù)各自的興趣愛好分工協(xié)作，極大地提高了學(xué)生對實驗的積極性。

實驗教改之后，學(xué)生對數(shù)字集成電路設(shè)計流程有了一個清晰的認(rèn)識，熟練掌握了EDA軟件以及Verilog HDL程序設(shè)計語言，為后續(xù)的學(xué)習(xí)打下了良好的基礎(chǔ)。這在畢業(yè)設(shè)計階段體現(xiàn)的尤為明顯，由于前期在實驗課程中熟練掌握了設(shè)計工具以及程序語言，且能夠透徹的理解每個電路模塊的作用，因此，在畢業(yè)設(shè)計階段能夠快速完成電路設(shè)計，直接進入創(chuàng)新性難點攻克階段，不僅縮短了畢業(yè)設(shè)計的周期，而且提高了論文的質(zhì)量。

四、結(jié)束語

通過在教學(xué)內(nèi)容、教學(xué)模式以及考核方式三個方面的教學(xué)改革措施后，學(xué)生對數(shù)字集成電路實驗的學(xué)習(xí)態(tài)度有很大的轉(zhuǎn)變，并且對實驗的實際操作能力有很大的提升。然而，隨著集成電路的不斷發(fā)展，數(shù)字集成電路實驗的教學(xué)改革仍然是一個相當(dāng)漫長的過程，如何將虛擬仿真應(yīng)用到集成電路實驗中將是我們下一步的工作重點。

參考文獻：

[1]李明旭，凌東雄.數(shù)字電路實驗教學(xué)改革的研究與實踐[J].實驗科學(xué)與技術(shù)，2016，14（4）：178-202.

[2]屈科.數(shù)字電路實驗教學(xué)改革的思考[J].高等教育，2015（10）：93.

[3]柴志軍，欒伯晗，王云霞.數(shù)字電路實驗教學(xué)與考核模式的改革與實踐[J].黑龍江教育，2014（1）：39-41.

[4]王香婷，劉濤，張曉春，等.電工技術(shù)與電子技術(shù)實驗教學(xué)改革[J].實驗技術(shù)與管理，2013，30（4）：112-115.

[5]趙柏樹.數(shù)字電路實驗教學(xué)改革的實踐與探索[J].黑龍江教育， 2015，10：22-23.

[6]宋明秋.數(shù)字電路實驗教學(xué)改革的設(shè)想[J].長春理工大學(xué)學(xué)報， 2010，5（2）：150-151.

[7]李小霞.數(shù)字電路實驗教學(xué)的改革與創(chuàng)新研究[J].無線互聯(lián)科技，2017（5）：76-77.

[8]張丹，安向明，介龍梅，等.EDA技術(shù)在數(shù)字電路實驗教學(xué)中的應(yīng)用[J].電腦學(xué)習(xí)，2009（3）：75-76.

[9]曾湘英.在數(shù)字電路教學(xué)中應(yīng)用EDA技術(shù)[J].實驗技術(shù)與管理， 2006，23（5）：87-89.

[10]郭治元.基于EDA技術(shù)的數(shù)字電路實驗教學(xué)改革的研究[J].信息通信，2017（9）：284-285.

[11]官禮和，魯皓，蔣偉，等.實驗教學(xué)改革與創(chuàng)新人才培養(yǎng)[J].實驗室研究與探索，2011，30（7）：265-267.

[12]孫琦，常麗東，葛雯，等.數(shù)字電路實驗教學(xué)的優(yōu)化與改革[J].信息通信，2016（1）：290-291.