楊光

摘 要：EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中的有效應(yīng)用，一方面完善了傳統(tǒng)電子電路設(shè)計(jì)流程，為芯片化電路體系的構(gòu)建提供了保障，以此增強(qiáng)電子企業(yè)在市場(chǎng)經(jīng)濟(jì)環(huán)境中的競(jìng)爭(zhēng)地位；另一方面則降低了電路設(shè)計(jì)的誤差率，以便為高精細(xì)度的設(shè)計(jì)工作開展提供保障，并在此基礎(chǔ)上豐富EDA技術(shù)在電子產(chǎn)業(yè)中的作用。本文基于EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中的應(yīng)用展開分析，在明確技術(shù)基本特征與系統(tǒng)組成同時(shí)，期望能夠?yàn)楹罄m(xù)電子企業(yè)技術(shù)的發(fā)展提供良好參照。

關(guān)鍵詞：EDA技術(shù)；電子電路；數(shù)字設(shè)計(jì)；實(shí)踐應(yīng)用

1 EDA技術(shù)的基本特征

EDA技術(shù)是以CAD等計(jì)算機(jī)精細(xì)繪圖軟件為設(shè)計(jì)基礎(chǔ)逐漸演變出現(xiàn)的新型電子自動(dòng)化設(shè)計(jì)技術(shù)，在精細(xì)度與數(shù)據(jù)繪制效率上，比較傳統(tǒng)的計(jì)算機(jī)軟件更加迅速且精細(xì)，不但能夠降低傳統(tǒng)自動(dòng)化設(shè)計(jì)中潛在的數(shù)據(jù)偏差，同時(shí)為當(dāng)前電子設(shè)計(jì)行業(yè)提供了更加穩(wěn)定的電路設(shè)計(jì)平臺(tái)。特別是針對(duì)電子電路技術(shù)發(fā)展需要，EDA技術(shù)在繪制過程中，能夠?qū)⒂布浖⑶以跀?shù)字電子電路芯片化的設(shè)計(jì)環(huán)境中，能夠提供更加完善的嘗試渠道。另外，因?yàn)镋DA技術(shù)在數(shù)字電子電路設(shè)計(jì)工作中獨(dú)立性較強(qiáng)，且具備模塊化的設(shè)計(jì)輸入選項(xiàng)，在基礎(chǔ)結(jié)構(gòu)構(gòu)建環(huán)境中，能夠提升電路設(shè)計(jì)效率，并結(jié)合當(dāng)前電子發(fā)展背景，為為產(chǎn)品技術(shù)的革新提供延展平臺(tái)，從而確保計(jì)算機(jī)在EDA技術(shù)應(yīng)用環(huán)境中，具備持續(xù)化的應(yīng)用優(yōu)勢(shì)。期間，在安裝過EDA軟件的計(jì)算機(jī)系統(tǒng)中，能夠完全勝任電路性能從仿真到功能信息的描述分析，并能夠?yàn)樵O(shè)計(jì)人員提供詳細(xì)的數(shù)據(jù)參照，以此增強(qiáng)設(shè)計(jì)理念體系的構(gòu)建，并能夠?yàn)楹罄m(xù)工具和電子電路體系的構(gòu)建提供幫助。

基于以上論述，EDA技術(shù)的高集成度有效鞏固了電子電路設(shè)計(jì)工作的穩(wěn)定性，并能夠通過數(shù)據(jù)渠道調(diào)節(jié)系統(tǒng)環(huán)境，以此真正實(shí)現(xiàn)設(shè)計(jì)系統(tǒng)體系的構(gòu)建，為后續(xù)高復(fù)雜性的數(shù)字電子電路設(shè)計(jì)工作提供保障，并能夠?yàn)樾酒幊坦ぷ魈峁┍Ｕ希瑢⒑Ａ康臄?shù)據(jù)進(jìn)行處理篩選，再進(jìn)行濃縮模塊化，以便實(shí)現(xiàn)ASIC集成電路的基本設(shè)計(jì)，才能在后續(xù)電子電路設(shè)計(jì)工作中，縮短系統(tǒng)運(yùn)行時(shí)間，并有效提升設(shè)計(jì)工作的效率。

而從EDA技術(shù)的設(shè)計(jì)流程來看，該技術(shù)在數(shù)字電子電路系統(tǒng)中的有效貫徹，不但推動(dòng)了當(dāng)前電子電路設(shè)計(jì)領(lǐng)域的運(yùn)轉(zhuǎn)效率，讓傳統(tǒng)計(jì)算機(jī)系統(tǒng)擺脫了復(fù)雜的設(shè)計(jì)模式，而且更憑借技術(shù)模塊化的處理環(huán)境，增強(qiáng)了電路設(shè)計(jì)水準(zhǔn)，為嚴(yán)謹(jǐn)?shù)木€路設(shè)計(jì)工作提供了保障。期間，EDA技術(shù)設(shè)計(jì)流程涵蓋了圖形輸入、文本輸入、數(shù)據(jù)綜合、適配分析、仿真分析、編程下載、硬件測(cè)試、模塊處理與數(shù)據(jù)整合多方面內(nèi)容。

2 EDA技術(shù)在數(shù)據(jù)電子電路設(shè)計(jì)中的構(gòu)成

EDA是由計(jì)算機(jī)輔助設(shè)計(jì)、計(jì)算機(jī)輔助制造、計(jì)算機(jī)輔助測(cè)試以及計(jì)算機(jī)輔助工程的概念發(fā)展而來的。數(shù)字電子電路設(shè)計(jì)中的EDA技術(shù)是EDA技術(shù)與數(shù)字電子電路設(shè)計(jì)的有機(jī)結(jié)合，大致有VHDL硬件、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器等，其常用工具有設(shè)計(jì)輸入編輯器、HDL綜合器、仿真器、適配器以及下載器。下面著重對(duì)硬件描述語言VHDL以及可編程邏輯元件進(jìn)行分析。

VHDL硬件描述語言，針對(duì)的是描述數(shù)字電子電路設(shè)計(jì)的各種信息：硬件設(shè)計(jì)和測(cè)試方法。在邏輯抽象視角的基礎(chǔ)上通過簡(jiǎn)單有效的方式對(duì)硬件設(shè)計(jì)電路進(jìn)行全方位、深層次描述，突出軟件的專有特性。其涵蓋了結(jié)構(gòu)、行為功能以及接口三個(gè)方面，囊括了大量的硬件特征描述語句以及許多類似高級(jí)計(jì)算機(jī)語言的語法和結(jié)構(gòu)，使用VHDL硬件描述語言將某設(shè)計(jì)計(jì)劃實(shí)體劃分為兩部分。

可編程邏輯元件，即PLD，是一種通用集體電路產(chǎn)生的，其邏輯功能按照用戶對(duì)器件編程來確定，其集成度一般很高，基本能夠滿足數(shù)字系統(tǒng)的基本需要。PLD內(nèi)部的數(shù)字電路既可以在出廠前決定，也可以在出廠后進(jìn)行決定，并且在出廠后將無法再進(jìn)行改變。PLD不需要漫長(zhǎng)的前置時(shí)間去制造原型或者正式產(chǎn)品，這也就能夠?yàn)檫\(yùn)行節(jié)省大量的時(shí)間。

3 EDA技術(shù)在數(shù)據(jù)電子電路設(shè)計(jì)中的應(yīng)用分析

3.1 確?；A(chǔ)知識(shí)水平提升

EDA技術(shù)的落實(shí)代表著電子電路設(shè)計(jì)時(shí)代的進(jìn)步，同樣為專業(yè)人員的素質(zhì)發(fā)展也指明了方向。故而，在落實(shí)技術(shù)期間，專業(yè)人員必須對(duì)專業(yè)知識(shí)和技術(shù)特點(diǎn)全面掌握，才能確保工作落實(shí)完善。根據(jù)當(dāng)前技術(shù)形式而言，EDA技術(shù)與數(shù)字電子電路系統(tǒng)的融合仍舊處于初步階段，故而相關(guān)領(lǐng)域人員更需要落實(shí)技術(shù)試驗(yàn)，才能夠確保EDA技術(shù)技術(shù)手段能夠起到預(yù)期作用，也因此對(duì)專業(yè)人才的基礎(chǔ)知識(shí)水平要求較高。

3.2 結(jié)合創(chuàng)新理念提升設(shè)計(jì)效率

EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中的應(yīng)用時(shí)間較短，且并未具備完善的實(shí)用資料，所以仍有許多問題需要專業(yè)人員去解決，才能夠確保技術(shù)落實(shí)逐步趨于完善。期間，電子產(chǎn)業(yè)專家及資深從業(yè)者群體已經(jīng)認(rèn)識(shí)到了EDA技術(shù)存在的問題，并已經(jīng)在針對(duì)新理念的構(gòu)建方面取得顯著成效，故而為確保技術(shù)落實(shí)先進(jìn)，專業(yè)人員也必須積極參與到創(chuàng)新理念環(huán)境中，以實(shí)踐得出結(jié)論，以便后續(xù)電子企業(yè)發(fā)展具備優(yōu)勢(shì)。

3.3 應(yīng)用實(shí)例分析

EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中的最簡(jiǎn)單的應(yīng)用實(shí)例是利用EDA技術(shù)設(shè)計(jì)一個(gè)能夠顯示秒、時(shí)、分的數(shù)字鐘電路。在其設(shè)計(jì)方案中，采用FPGA芯片進(jìn)行實(shí)驗(yàn)，裝配EDA技術(shù)實(shí)驗(yàn)箱，利用裝有QUARTER2軟件的電腦進(jìn)行設(shè)計(jì)和檢查。

通常情況下，EDA技術(shù)遵循“自上而下”的設(shè)計(jì)原則，一般可以把設(shè)計(jì)過程劃分為不同的層次進(jìn)行處理：第一層：數(shù)字鐘；第二層：24進(jìn)制計(jì)數(shù)器、60進(jìn)制計(jì)數(shù)器、譯碼顯示電路。第三層：小時(shí)計(jì)數(shù)、分計(jì)數(shù)、秒計(jì)數(shù)、譯碼顯示。在進(jìn)行上述設(shè)計(jì)過程中，選擇了VHDL語言進(jìn)行編程，首先需要按照要求對(duì)低層程序進(jìn)行設(shè)計(jì)，從而獲取支持調(diào)用的圖元。同時(shí)，在計(jì)算機(jī)環(huán)境可以選擇QuartusII軟件，并嚴(yán)格按照VHDL設(shè)計(jì)規(guī)范來對(duì)60進(jìn)制計(jì)數(shù)器程序進(jìn)行編寫和設(shè)計(jì)，以確保其順利的轉(zhuǎn)化成圖元，為頂層設(shè)計(jì)工作的進(jìn)行奠定良好的基礎(chǔ)。對(duì)24進(jìn)制計(jì)數(shù)器的程序進(jìn)行編寫時(shí)，通常是以60進(jìn)制計(jì)數(shù)器為基礎(chǔ)來進(jìn)行程序的設(shè)計(jì)，僅需適當(dāng)?shù)恼{(diào)整進(jìn)位判斷標(biāo)準(zhǔn)即可，通常是把60調(diào)整為24，并保持其余部分一致。

借助編譯仿真的方法可以將其下載并直接轉(zhuǎn)移到FPGA芯片上，從而完成設(shè)計(jì)要求。接下來還需要借助實(shí)驗(yàn)箱資源對(duì)設(shè)計(jì)的科學(xué)性、合理性和準(zhǔn)確性進(jìn)行檢驗(yàn)，一旦發(fā)現(xiàn)問題，要對(duì)程序進(jìn)行相應(yīng)的修改，修改完成后再次編譯下載即可。

4 結(jié)束語

EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)工作中的有效利用，既能夠確保電子電路領(lǐng)域在設(shè)計(jì)精確度和效率性方面能夠擺脫傳統(tǒng)觀念和操作方式的束縛，為后續(xù)電子電路體系的構(gòu)建提供良好參照，同時(shí)能夠革新當(dāng)前電子行業(yè)的技術(shù)水準(zhǔn)，為技術(shù)發(fā)展指明了方向，并且在技術(shù)應(yīng)用全面的企業(yè)環(huán)境中，更能夠營造獨(dú)特的電子技術(shù)優(yōu)勢(shì)。故而，在論述EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中的實(shí)踐應(yīng)用過程中，必須針對(duì)EDA技術(shù)結(jié)構(gòu)和操作細(xì)致分析，才能夠確保技術(shù)發(fā)展?jié)M足可持續(xù)化的需求。

參考文獻(xiàn)

[1]沈宗果.EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中的實(shí)踐應(yīng)用[J].電子制作，2017（7）：84-85.

[2]廖慧惠，馬寧.數(shù)字電子電路設(shè)計(jì)中EDA技術(shù)的應(yīng)用路徑探究[J].山西能源學(xué)院學(xué)報(bào)，2017，30（3）：211-213.

[3]廖慧惠.EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用[J].菏澤學(xué)院學(xué)報(bào)，2017，39（2）：103-106.

[4]李如發(fā).關(guān)于數(shù)字電子電路設(shè)計(jì)之中EDA技術(shù)的應(yīng)用探究[J].電子測(cè)試，2016（6）.