劉 偉,孫正龍,張 旭,黃 東,商世廣

(西安郵電大學(xué) 電子工程學(xué)院,陜西 西安 710121)

因此,針對以上提及的傳統(tǒng)失調(diào)消除技術(shù)的缺點(diǎn),本文提出了一種將四輸入運(yùn)放與輔助運(yùn)放有機(jī)結(jié)合的電路結(jié)構(gòu)。其不僅能有效地降低整個(gè)電路的失調(diào)系數(shù),輸出低溫度系數(shù)的基準(zhǔn)電壓,而且簡化了電路結(jié)構(gòu)。輔助運(yùn)放通過輸入失調(diào)存儲技術(shù)來降低帶隙基準(zhǔn)的失調(diào)電壓。四輸入運(yùn)放使其產(chǎn)生帶有TlnT項(xiàng)的曲率補(bǔ)償電壓,并將其疊加到一階基準(zhǔn)電壓上進(jìn)行補(bǔ)償,以降低溫度系數(shù)。仿真結(jié)果表明,輸出基準(zhǔn)電壓為1.14 V,在-55～+125 ℃范圍內(nèi)溫度系數(shù)為2.92×10-6/℃。

1 一種低失調(diào)低溫度系數(shù)的帶隙基準(zhǔn)電壓源

在大多數(shù)帶隙基準(zhǔn)電路拓?fù)浣Y(jié)構(gòu)中,雙極性晶體管的電壓由于具有良好的溫度依賴特性而成為影響電路溫度系數(shù)的主要因素。雙極晶體管的基極-發(fā)射極電壓(VBE)在有源區(qū)中與溫度的關(guān)系為[8]:

式中:IC為雙極晶體管的集電極電流;T為任意溫度;VT為熱電壓,VT=kT/q,其中k為玻爾茲曼常數(shù),q為電子電量;VG為0 K 時(shí)的帶隙電壓;Tr為指定的參考溫度;T=Tr表示為當(dāng)指定參考溫度與任意溫度相等時(shí),上式成立;η=4-n,其中n為寄生pnp 管發(fā)射區(qū)載流子遷移率的指數(shù)溫度系數(shù);ξ為雙極晶體管集電極電流IC的指數(shù)溫度系數(shù)。若IC與熱力學(xué)溫度成正比,則ξ=1;若IC與熱力學(xué)溫度無關(guān),則ξ=0。從式(1)的VTln(T/Tr)項(xiàng)可知VBE對T具有高階的非線性關(guān)系,該種高階非線性是影響傳統(tǒng)帶隙的主要因素。

圖1 為本設(shè)計(jì)的結(jié)構(gòu)框圖。圖中包括傳統(tǒng)基準(zhǔn)電路、曲率補(bǔ)償與失調(diào)消除的核心電路、曲率補(bǔ)償產(chǎn)生電路以及與溫度變化成反比的電流產(chǎn)生電路。其中A2鎖定電壓得到值為VBE2/R4的負(fù)溫度系數(shù)電流,通過由M2、M3組成的電流鏡,R4支路的同等大小的負(fù)溫度系數(shù)電流流過Q3支路,從而使得Q2與Q3的VBE電壓間產(chǎn)生一個(gè)帶有TlnT的差值,并將此曲率補(bǔ)償電壓引入到傳統(tǒng)基準(zhǔn)電路中,補(bǔ)償其二階非線性項(xiàng)[9]。

圖1 本設(shè)計(jì)的結(jié)構(gòu)框圖Fig.1 Structure block diagram of this design

1.1 核心電路

圖2 為本設(shè)計(jì)核心電路圖。其中,M1～M12與M29～M38構(gòu)成四輸入運(yùn)算放大器,M13～M20與M29～M38構(gòu)成輔助運(yùn)算放大器。為簡化電路結(jié)構(gòu)與面積,設(shè)計(jì)M29～M38為四輸入運(yùn)算放大器與輔助放大器的公共輸出級。

圖2 帶隙基準(zhǔn)核心電路圖Fig.2 Core circuit diagram of bandgap reference

M3、M6、M9、M12、M23、M24、M15、M16、M19和M20由四個(gè)互不交疊的時(shí)鐘信號控制,控制失調(diào)消除電路的運(yùn)行。M24、C1與MOS 電容M23對放大器的輸出信號進(jìn)行低通濾波。M39～M44為消除失調(diào)負(fù)反饋通路上的buffer。P1和P2是放大器的正向端,N1和N2為負(fù)向端。兩對差分輸入對同時(shí)連接由M35～M38構(gòu)成的共源共柵電流鏡,四個(gè)輸入的電流分別為IP1、IP2、IN1和IN2,因?yàn)檫@四條支路的電流最后要通過電流鏡,所以IP=IN,因此[10]:

式中:gm1、gm2分別為P1或P2以及N1或N2所連接的輸入對管的跨導(dǎo)。由于VP2=VP1=VP=VBE2,VN1=VBE3,所以,從式(4)可以得到:

燕山期小巖體與成礦作用最為密切。一方面礦體賦存在燕山期的小巖體內(nèi)部，如雙山鉬礦體，巖體為礦體的圍巖；另一方面，礦體的形成是由于巖體對成礦元素的運(yùn)移、富集及分異沉淀成礦，為礦體提供物質(zhì)來源。

那么流過電阻R1的電流為[11]:

如前面所提到的,若電流與熱力學(xué)溫度呈正比,則ξ=1,帶入式(1)中可得晶體管Q2的導(dǎo)通電壓:

由于流過Q3的是熱力學(xué)溫度互補(bǔ)電流ICTAT,因此VBE3為[12]:

將VBE2與VBE3相減得到:

式中:VNL為與T有關(guān)的非線性電壓。

其中:

所以:

式(12)中第二項(xiàng)不包含關(guān)于T的非線性項(xiàng),而最后一項(xiàng)包含關(guān)于T的非線性項(xiàng)。因此,第二項(xiàng)可以通過改變R2/R1的比值以及N的值來實(shí)現(xiàn)一階補(bǔ)償。同時(shí),非線性項(xiàng)(最后一項(xiàng))的溫度補(bǔ)償可以通過調(diào)整跨導(dǎo)gm1、gm2和電阻R2、R1的比值來實(shí)現(xiàn)[13]。

1.2 失調(diào)消除

在失調(diào)消除技術(shù)中,斬波技術(shù)原理較復(fù)雜,自動校零技術(shù)將電容引入信號通路,從而降低了相位裕度,也會限制穩(wěn)定速度。針對以上的缺點(diǎn),本文運(yùn)用輔助運(yùn)算放大器通過輸入失調(diào)存儲技術(shù)來降低失調(diào)電壓,其原理框圖如圖3 所示。在第一階段,當(dāng)開關(guān)S1與S2打開,S3、S4、S5與S6閉合時(shí),整個(gè)電路輸入共模電壓Vcm。失調(diào)電壓VOS1經(jīng)A1進(jìn)行放大,并通過由運(yùn)放A2與輔助運(yùn)放A3組成的單位增益負(fù)反饋環(huán)路,對電容C1、C2進(jìn)行充電,并將失調(diào)電壓儲存在電容C1、C2上。當(dāng)S5與S6導(dǎo)通,A2與A3處于一個(gè)負(fù)反饋環(huán)路中,由此可得Vout的輸出值為Vos1A1/A3。在第二階段,S1與S2閉合,S3、S4、S5與S6打開。輸入電壓Vin對A1輸入信號,電容開始放電,同時(shí)將失調(diào)電壓Vos1A1/A3經(jīng)過A3輸入到主通路。由此可得Vout經(jīng)過反饋回路后的輸出值為:

圖3 傳統(tǒng)輸入失調(diào)消除技術(shù)Fig.3 Traditional input offset elimination technology

由式(13)可得,輸入失調(diào)電壓經(jīng)過失調(diào)消除電路后,輸出中不包含失調(diào)部分。此電路結(jié)構(gòu)雖能消除失調(diào),但A2為差分輸入、差分輸出結(jié)構(gòu),在輸出端需要增加偏置電路。同時(shí),此電路中運(yùn)放還需要消除共模反饋。這無形中增加了電路結(jié)構(gòu),加劇了電路的復(fù)雜性。

本設(shè)計(jì)在運(yùn)放A2后加一個(gè)buffer(緩沖器),其電路結(jié)構(gòu)如圖4 所示?，F(xiàn)在A2為差分輸入單端輸出結(jié)構(gòu),不需要考慮偏置電路與共模反饋。由圖2 與圖4可知消除失調(diào)的過程為:在消除失調(diào)的第一個(gè)階段,M3、M9斷開,M6、M12、M15與M19導(dǎo)通,此時(shí)四輸入運(yùn)放為共模輸入。失調(diào)電壓通過放大器A1,開關(guān)M15、M19后,存儲在電容C4與C5上。在消除失調(diào)的第二個(gè)階段,M3、M9導(dǎo)通,M6、M12、M15與M19斷開。此時(shí)四輸入運(yùn)放為信號輸入。電容C4、C5上的失調(diào)電壓經(jīng)過負(fù)反饋回路與輸入信號中的失調(diào)電壓進(jìn)行抵消,達(dá)到消除失調(diào)的目的[14]。

圖4 新型輸入失調(diào)消除技術(shù)Fig.4 New input offset elimination technology

2 仿真與分析

圖5 為曲率補(bǔ)償電壓隨溫度的變化曲線,表明了非線性的補(bǔ)償能力。其補(bǔ)償方法為將圖5 的曲線疊加到帶隙基準(zhǔn)一階曲線上。

圖5 曲率補(bǔ)償曲線圖Fig.5 Curvature compensation curve

基準(zhǔn)輸出曲線如圖6 所示。圖6 表明,在-55～+125 ℃的溫度范圍內(nèi),電壓的最大變化為0.56 mV。式(14)為帶隙基準(zhǔn)溫度系數(shù)的計(jì)算公式[15]。

圖6 基準(zhǔn)輸出曲線圖Fig.6 Reference output curve

式中:Vmax為基準(zhǔn)輸出電壓的最大值;Vmin為基準(zhǔn)輸出電壓的最小值;Vmean為基準(zhǔn)輸出電壓的平均值。由式(14)可得帶隙基準(zhǔn)的溫度系數(shù)為2.92×10-6/℃。因此,本文所設(shè)計(jì)的帶隙基準(zhǔn)溫度系數(shù)較低,適用范圍較廣,符合理論要求。

失調(diào)仿真結(jié)果如圖7 所示。圖7 表明對500 個(gè)樣本進(jìn)行了蒙特卡羅模擬仿真,以此來估計(jì)由隨機(jī)失配和工藝變化而引起的輸入失調(diào)電壓。由圖7 可以看出Std Dev(失調(diào)電壓)的值為6.9901 mV,故3σ電壓失調(diào)為21 mV,占平均值的1.83%[16-17]。

圖7 蒙特卡洛仿真圖Fig.7 Monte Carlo simulation diagram

圖8 為帶隙基準(zhǔn)在Candence 軟件中的仿真曲線圖。由圖可得帶隙基準(zhǔn)在低頻狀態(tài)下的電源抑制比(PSRR)為-92 dB。其對電源波動具有良好的抑制效果。

圖8 電源抑制比仿真圖Fig.8 Simulation of PSRR

表1 為本文所設(shè)計(jì)的帶隙基準(zhǔn)電路仿真結(jié)果與其他已發(fā)表文獻(xiàn)的比較結(jié)果。由表1 可知,在參考文獻(xiàn)[15]中,Huang 等設(shè)計(jì)的電路溫度范圍不夠廣,溫度系數(shù)大于10×10-6/℃,溫漂較大。在參考文獻(xiàn)[16]中,Poongodan 等設(shè)計(jì)的結(jié)構(gòu)溫度范圍較窄,溫漂比較大,失調(diào)電壓也較大。在參考文獻(xiàn)[17]中,Kim 等所設(shè)計(jì)的結(jié)構(gòu)雖然失調(diào)電壓較小,但其溫度系數(shù)較大,且電源抑制能力較差。在參考文獻(xiàn)[18]中,鄧庭等設(shè)計(jì)的帶隙基準(zhǔn)適用范圍較窄,電源抑制比較低,且未考慮到失調(diào)電壓的影響。

表1 本文設(shè)計(jì)與其他文獻(xiàn)的對比結(jié)果Tab.1 Comparison results of this design with other literatures

表2 為帶隙基準(zhǔn)電壓在不同工藝角、電源電壓、溫度(Process Corners,Voltage,Temperature,簡稱PVT)下的掃描仿真結(jié)果,其中溫度的掃描范圍為-55～+125 ℃。由表2 可知,在tm 工藝角與5.0 V 電源電壓下溫度系數(shù)最理想,溫度系數(shù)為2.72×10-6/℃。在工藝角wp 與4.8 V 電源電壓下,工藝角偏差值最大,溫度系數(shù)為26.9×10-6/℃。

表2 基準(zhǔn)電壓的PVT 仿真結(jié)果Tab.2 PVT simulation results of reference voltage

3 性能優(yōu)化方案

由于帶隙基準(zhǔn)的溫度系數(shù)容易受到工藝角偏差的影響,因此本文設(shè)計(jì)了電阻修調(diào)方案,其電路結(jié)構(gòu)如圖9 所示。由圖可知,R7～R9和R11為修調(diào)電阻。修調(diào)左邊電阻可以將溫度系數(shù)朝負(fù)向修調(diào),修調(diào)右邊電阻可以將溫度系數(shù)朝正向修調(diào)。

圖9 電阻修調(diào)電路Fig.9 Resistance adjusting circuit

表3 為帶隙基準(zhǔn)電壓源在不同工藝角與電源電壓下的修調(diào)方案。F1F2F3F4為電阻熔絲,其值為1 時(shí)表示熔絲斷開,電阻參與基準(zhǔn)電壓的修調(diào)。由表3 可知,當(dāng)F1或F2金屬熔絲斷開時(shí),帶隙基準(zhǔn)的溫度系數(shù)明顯下降,表明電阻修調(diào)方案有效。當(dāng)F3熔絲斷開時(shí),由于修調(diào)電阻阻值過大,溫度系數(shù)上升。表明,本文設(shè)計(jì)的修調(diào)方案能夠滿足不同工藝偏差的情況,需根據(jù)實(shí)際情況進(jìn)行選擇。

表3 修調(diào)方案Tab.3 Adjustment scheme

4 結(jié)論

本文運(yùn)用新型輸入失調(diào)消除技術(shù)設(shè)計(jì)了一種低溫漂、低失調(diào)的帶隙基準(zhǔn)電壓源。該電壓源將四輸入運(yùn)放與輔助運(yùn)放相結(jié)合,采用四輸入運(yùn)放來實(shí)現(xiàn)高階曲率補(bǔ)償,通過輔助運(yùn)放來消除失調(diào)。新型的電路結(jié)構(gòu)提高了輸出基準(zhǔn)的精度,在擁有較大失調(diào)電壓的情況下仍能正常的工作,且避免了加入共模反饋與偏置電路,簡化了電路結(jié)構(gòu)。同時(shí)其適用的溫度范圍較廣,溫度漂移較低。由估算可得,增加輔助運(yùn)放與緩沖器額外增加的功耗約為16.9 μW,其值約占整體電路總功耗的0.28%。電路采用Cadence 軟件進(jìn)行仿真。仿真結(jié)果表明,該基準(zhǔn)電壓源在-55～+125 ℃范圍內(nèi)的溫度系數(shù)為2.72×10-6/℃,電源抑制比為-92 dB。運(yùn)用蒙特卡羅方法進(jìn)行仿真,其失調(diào)電壓約為7 mV。