李慧婷

摘 要

本文針對(duì)半導(dǎo)體物理課程中實(shí)驗(yàn)教學(xué)改革問(wèn)題，提出了基于數(shù)字邏輯電路設(shè)計(jì)的實(shí)驗(yàn)教學(xué)改革方案。通過(guò)利用Quartus Ⅱ可編程邏輯器件設(shè)計(jì)軟件中的模塊圖設(shè)計(jì)方法（Block Diagram）來(lái)設(shè)計(jì)組合邏輯電路，使得學(xué)生在實(shí)驗(yàn)過(guò)程中進(jìn)一步掌握二進(jìn)制算法、數(shù)據(jù)延遲、數(shù)據(jù)跳變等現(xiàn)象。從而激發(fā)學(xué)生的半導(dǎo)體物理課程的學(xué)習(xí)積極性，綜合提高半導(dǎo)體器件的作用機(jī)理、制造工藝等基本知識(shí)能力和半導(dǎo)體集成芯片設(shè)計(jì)能力。

關(guān)鍵詞

半導(dǎo)體物理;半導(dǎo)體器件;數(shù)字邏輯電路;Quartus Ⅱ

中圖分類號(hào)： G451.2 ? ? ? ? ? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識(shí)碼： A

DOI：10.19694/j.cnki.issn2095-2457.2020.07.030

0 前言

半導(dǎo)體物理課程是介紹半導(dǎo)體材料的晶體結(jié)構(gòu)、表面結(jié)構(gòu)和性質(zhì)、半導(dǎo)體與金屬界面的性質(zhì)、半導(dǎo)體器件的作用機(jī)理和制造工藝等。由于講授內(nèi)容比較零散，實(shí)驗(yàn)設(shè)備比較昂貴等原因，面向本科生難以開展基礎(chǔ)實(shí)驗(yàn)教學(xué)。本論文通過(guò)引入基于Quartus Ⅱ軟件的模塊圖設(shè)計(jì)方法，提出數(shù)字組合邏輯電路的實(shí)驗(yàn)教學(xué)方案。通過(guò)使用不同數(shù)量的邏輯門電路、串聯(lián)和并聯(lián)結(jié)構(gòu)的組合邏輯電路設(shè)計(jì)等，綜合分析組合邏輯電路的耗電量、延遲時(shí)間、數(shù)據(jù)跳變、干擾等現(xiàn)象，并結(jié)合半導(dǎo)體材料的理論知識(shí)，進(jìn)一步探索半導(dǎo)體材料的基本特性和二進(jìn)制邏輯算法在人工智能環(huán)境下面臨的科學(xué)問(wèn)題。

1 半導(dǎo)體物理課程分

用半導(dǎo)體材料來(lái)實(shí)現(xiàn)的集成芯片是智能手機(jī)、電視、汽車等電子設(shè)備中必不可少的核心零部件。在日常生活中我們經(jīng)常使用以上電子設(shè)備，同時(shí)大學(xué)課堂上也學(xué)過(guò)半導(dǎo)體相關(guān)的理論知識(shí)，因此大學(xué)生對(duì)半導(dǎo)體材料具有一定的專業(yè)基礎(chǔ)知識(shí)[1]。但是要具體學(xué)習(xí)集成芯片設(shè)計(jì)內(nèi)容，需要提前學(xué)習(xí)數(shù)字電路與邏輯設(shè)計(jì)、數(shù)字信號(hào)處理、FPGA設(shè)計(jì)等基礎(chǔ)課程。從物理學(xué)專業(yè)層面，難以給學(xué)生設(shè)置以上基礎(chǔ)課程，并在半導(dǎo)體物理課程中重點(diǎn)講授半導(dǎo)體材料的基本特性和應(yīng)用概況。

半導(dǎo)體材料的基本特性可以從量子力學(xué)和凝聚態(tài)物理等領(lǐng)域進(jìn)行分析[2-3]。從量子力學(xué)角度，分析半導(dǎo)體中的電子狀態(tài)、雜質(zhì)和缺陷能級(jí)、半導(dǎo)體中載流子的統(tǒng)計(jì)分布及運(yùn)動(dòng)規(guī)律，分析半導(dǎo)體材料中的電荷輸運(yùn)現(xiàn)象和光、熱、磁、壓阻等各種物理現(xiàn)象。但是難以實(shí)現(xiàn)量子實(shí)驗(yàn)，難以利用現(xiàn)用的半導(dǎo)體芯片的基本設(shè)計(jì)原理和量子力學(xué)的理論分析相結(jié)合。從凝聚態(tài)物理角度，分析凝聚態(tài)物質(zhì)結(jié)構(gòu)間的相互作用和粒子的運(yùn)動(dòng)規(guī)律、動(dòng)力學(xué)過(guò)程以及它們與物理性質(zhì)之間的聯(lián)系等半導(dǎo)體表面物性。雖然可以利用掃描隧道顯微鏡（STM）等實(shí)驗(yàn)設(shè)備來(lái)對(duì)半導(dǎo)體材料表面特性進(jìn)行實(shí)驗(yàn)驗(yàn)證，但難以實(shí)現(xiàn)面向本科生的驗(yàn)證性、設(shè)計(jì)性實(shí)驗(yàn)。

在講授半導(dǎo)體物理課程內(nèi)容過(guò)程中，引用大量的原理圖和集成芯片圖形來(lái)講授半導(dǎo)體材料的基礎(chǔ)內(nèi)容和應(yīng)用前景。但課程設(shè)置中難以設(shè)置實(shí)驗(yàn)教學(xué)內(nèi)容，因此存在理論內(nèi)容和實(shí)際應(yīng)用脫離的現(xiàn)象。

2 基于Quartus Ⅱ軟件的數(shù)字邏輯電路實(shí)驗(yàn)課程設(shè)計(jì)

數(shù)字邏輯電路實(shí)驗(yàn)可以利用74LS系列常用芯片來(lái)實(shí)現(xiàn)的驗(yàn)證性實(shí)驗(yàn)和基于Quartus Ⅱ軟件的設(shè)計(jì)性綜合實(shí)驗(yàn)來(lái)完成[4-5]。長(zhǎng)期以來(lái)，數(shù)字邏輯電路實(shí)驗(yàn)是基于數(shù)字電路與邏輯設(shè)計(jì)課程的基礎(chǔ)上開設(shè)的實(shí)驗(yàn)教學(xué)內(nèi)容，數(shù)字電路與邏輯設(shè)計(jì)課程的理論教學(xué)學(xué)時(shí)設(shè)置為48-64學(xué)時(shí)，實(shí)驗(yàn)教學(xué)學(xué)時(shí)設(shè)置為8-16學(xué)時(shí)。主要利用基于數(shù)字電路實(shí)驗(yàn)箱和74LS系列芯片來(lái)設(shè)計(jì)組合邏輯電路并進(jìn)行驗(yàn)證性實(shí)驗(yàn)?；赒uartus Ⅱ軟件的組合邏輯電路設(shè)計(jì)性綜合實(shí)驗(yàn)是初步掌握Quartus Ⅱ軟件的操作流程之后設(shè)計(jì)基本的組合邏輯電路，通過(guò)選擇不同類型的半導(dǎo)體集成芯片，可以綜合分析半導(dǎo)體集成芯片的占用面積、運(yùn)算時(shí)間、延遲時(shí)間、數(shù)據(jù)跳變、噪音等實(shí)驗(yàn)現(xiàn)象。從而客觀說(shuō)明半導(dǎo)體物理課程中的半導(dǎo)體材料組合原理、電導(dǎo)能力、電荷運(yùn)輸?shù)任锢憩F(xiàn)象。

Quartus II 軟件是Altera公司開發(fā)的系統(tǒng)級(jí)芯片設(shè)計(jì)（System on a chip）綜合開發(fā)系統(tǒng)，仿真結(jié)果中直接體現(xiàn)邏輯門電路的使用數(shù)量、耗電量和延遲時(shí)間等。Quartus II 軟件不僅支持VHDL和VerilogHDL等專用語(yǔ)言，可以利用與或非等邏輯門電路來(lái)直觀設(shè)計(jì)組合邏輯電路。由于半導(dǎo)體物理課程的教學(xué)學(xué)時(shí)有限，難以給學(xué)生講授VerilogHDL等專用語(yǔ)言，因此可以利用Quartus II軟件內(nèi)涵的原理圖模塊（Block Diagram）設(shè)計(jì)功能來(lái)開設(shè)半導(dǎo)體芯片的部分?jǐn)?shù)字電路實(shí)驗(yàn)課程。通過(guò)數(shù)字邏輯電路的設(shè)計(jì)和仿真過(guò)程，可以容易實(shí)現(xiàn)基于系統(tǒng)級(jí)芯片設(shè)計(jì)概念的系統(tǒng)化、模塊化、流程化、可視化的實(shí)驗(yàn)?zāi)康摹?/p>

基于Quartus Ⅱ軟件的組合邏輯電路實(shí)驗(yàn)教學(xué)內(nèi)容設(shè)置方面，任課老師可以提前利用PPT來(lái)準(zhǔn)備好基于Quartus II軟件的模塊圖設(shè)計(jì)方法來(lái)設(shè)計(jì)組合邏輯電路結(jié)構(gòu)的每一項(xiàng)設(shè)計(jì)步驟（如，半加器），并提供給學(xué)生上機(jī)實(shí)驗(yàn)時(shí)參考使用。本文提出該實(shí)驗(yàn)課程的驗(yàn)證性實(shí)驗(yàn)學(xué)時(shí)為2學(xué)時(shí)，設(shè)計(jì)性實(shí)驗(yàn)學(xué)時(shí)為6學(xué)時(shí)，共8學(xué)時(shí)。

學(xué)生通過(guò)第一次驗(yàn)證性上機(jī)實(shí)驗(yàn)（2學(xué)時(shí)），使得學(xué)生基本了解Quartus Ⅱ軟件的基本操作流程，理解半加器的組合邏輯電路基本原理，掌握邏輯門電路使用數(shù)量方法，掌握計(jì)算輸出數(shù)據(jù)的延遲時(shí)間方法，理解功能仿真和時(shí)序仿真的功能區(qū)別。由于不同方法的組合邏輯電路的設(shè)計(jì)，輸出結(jié)果是同樣的波形，但是邏輯運(yùn)算流程和運(yùn)算量是不同的，因此要完成同樣功能的邏輯電路組合，采用不同方法來(lái)設(shè)計(jì)的組合邏輯電路系統(tǒng)的耗電量、延遲時(shí)間等參數(shù)是不同的。在第二次設(shè)計(jì)性實(shí)驗(yàn)過(guò)程中（2學(xué)時(shí)），采用不同邏輯電路組合來(lái)實(shí)現(xiàn)半加器的邏輯電路，分析邏輯門電路的使用數(shù)量、耗電量和延遲時(shí)間等，并與第一次實(shí)驗(yàn)結(jié)果和相對(duì)比較，綜合分析半導(dǎo)體芯片的延遲特性、邏輯門電路數(shù)量和耗電量的相關(guān)關(guān)系等。在第三次設(shè)計(jì)性實(shí)驗(yàn)過(guò)程中（2學(xué)時(shí)），引入脈沖信號(hào)功能的組合邏輯電路系統(tǒng)（如，計(jì)數(shù)器），使得學(xué)生掌握基于脈沖信號(hào)上升沿（下降沿）觸發(fā)的同步化系統(tǒng)設(shè)計(jì)概念，了解通過(guò)調(diào)換不同脈沖周期過(guò)程中產(chǎn)生不同的輸出信號(hào)延遲時(shí)間現(xiàn)象。在第四次設(shè)計(jì)性實(shí)驗(yàn)過(guò)程中（2學(xué)時(shí)），引入使能和清零功能的組合邏輯電路系統(tǒng)（如，計(jì)數(shù)器）。大部分學(xué)生認(rèn)為，集成芯片系統(tǒng)在休閑狀態(tài)下輸出信號(hào)為零，但是有必要理解當(dāng)集成芯片系統(tǒng)中沒(méi)有提供電源時(shí)輸出信號(hào)仍然是零，因此在開發(fā)集成芯片系統(tǒng)的時(shí)候一般初始信號(hào)設(shè)置為高電平（如，使能信號(hào)）。通過(guò)本次實(shí)驗(yàn)，使得學(xué)生了解集成芯片系統(tǒng)在接收使能信號(hào)有效時(shí)（初始信號(hào)為高電平，系統(tǒng)開始運(yùn)行的使能信號(hào)為低電平）開始運(yùn)行和停止功能。了解在清零信號(hào)變化過(guò)程中輸出信號(hào)具有連續(xù)的變化或清零的現(xiàn)象?；玖私饷恳粋€(gè)組合邏輯電路系統(tǒng)運(yùn)算過(guò)程中，輸出信號(hào)的延遲時(shí)間是來(lái)自于最長(zhǎng)邏輯電路支路上產(chǎn)生的，同時(shí)輸出信號(hào)中每一個(gè)周期的延遲時(shí)間都是一樣長(zhǎng)度的延遲時(shí)間。通過(guò)以上8學(xué)時(shí)的實(shí)驗(yàn)過(guò)程，使得學(xué)生進(jìn)一步了解半導(dǎo)體物理課程中所學(xué)到的半導(dǎo)體材料的導(dǎo)電能力、電導(dǎo)率、遷移率概念及相互關(guān)系、半導(dǎo)體材料的應(yīng)用等。

除了以上教學(xué)內(nèi)容和教學(xué)要求之外，學(xué)生需要理解的內(nèi)容主要包括：①針對(duì)某一個(gè)組合邏輯電路系統(tǒng)，數(shù)學(xué)表達(dá)式、真值表、組合邏輯電路、波形圖是相互一一對(duì)應(yīng)的。②通過(guò)利用布爾化簡(jiǎn)、卡諾圖等方式簡(jiǎn)化組合邏輯電路結(jié)構(gòu)。通過(guò)減小邏輯門電路數(shù)量，可以減小占用芯片的面積，加快集成芯片中運(yùn)算速度，減小耗電量和輸出信號(hào)的延遲時(shí)間。③FPGA芯片開發(fā)過(guò)程中“下載”的過(guò)程不是能量傳遞的過(guò)程，而是基于電腦來(lái)設(shè)計(jì)的組合邏輯電路結(jié)構(gòu)和集成芯片中一模一樣搭建電路的過(guò)程。④正確理解脈沖寬度和電控系統(tǒng)頻率之間是倒數(shù)的相關(guān)關(guān)系。⑤半導(dǎo)體材料中所提到的PN結(jié)合原理來(lái)搭建CMOS電路結(jié)構(gòu)。⑥數(shù)字電路與邏輯設(shè)計(jì)課程中學(xué)到的與門、或門、非門、異或、同或等邏輯電路都是由NMOS和PMOS等CMOS電路來(lái)實(shí)現(xiàn)的。⑦正確理解常用芯片、可編程邏輯器件（FPGA）、定制芯片的優(yōu)點(diǎn)和缺點(diǎn)。

3 結(jié)束語(yǔ)

半導(dǎo)體物理學(xué)是研究半導(dǎo)體中原子狀態(tài)和電子狀態(tài)以及各種半導(dǎo)體器件內(nèi)部電子過(guò)程，是固體物理學(xué)的一個(gè)重要分支。半導(dǎo)體物理課程的教學(xué)內(nèi)容比較零散，實(shí)驗(yàn)設(shè)備昂貴等原因難以實(shí)現(xiàn)大學(xué)生的基礎(chǔ)實(shí)驗(yàn)教學(xué)。本文引入基于Quartus Ⅱ軟件的模塊化數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)，使得學(xué)生進(jìn)一步生動(dòng)理解理論課程中學(xué)到的半導(dǎo)體材料的物理特性、數(shù)據(jù)延遲、數(shù)據(jù)跳變、半導(dǎo)體材料的應(yīng)用等理論內(nèi)容。本文提出的實(shí)驗(yàn)課程設(shè)計(jì)有利于激發(fā)學(xué)生的學(xué)習(xí)主動(dòng)性、提高動(dòng)手能力、挖掘半導(dǎo)體芯片開發(fā)能力、充分發(fā)揮學(xué)生的獨(dú)創(chuàng)性，為培養(yǎng)學(xué)生的創(chuàng)新能力提供強(qiáng)有力的支撐。

參考文獻(xiàn)

[1]王少昊，施隆照，魏榕山.“卓越工程計(jì)劃下的固體物理教學(xué)改革，”物理通報(bào)，第4期，13-16+20頁(yè)，2015年.

[2]李文堯，林青，郝惠蓮.“半導(dǎo)體物理導(dǎo)論課程建設(shè)與研究型學(xué)習(xí)探討，”課程教育研究，第10期，247頁(yè)，2016年.

[3]林青，李文堯.“高等學(xué)校半導(dǎo)體器件物理的MOOC建設(shè)，”課程教育研究，第4期，251頁(yè)，2016年.

[4]許一男，趙春雷，許成哲.“數(shù)字芯片設(shè)計(jì)在數(shù)字電路實(shí)驗(yàn)教學(xué)中的應(yīng)用研究，”教育教學(xué)論壇，第49期，50-51頁(yè)，2013年.

[5]凌味未，馬文英，姚堯，石躍，陳祝.“基于工程教育認(rèn)證機(jī)制的FPGA課程改革研究和實(shí)踐，”考試周刊，第1期，9+11頁(yè)，2018年.