王子函

摘要：本文設(shè)計(jì)了一個(gè)基于CPLD的步進(jìn)電機(jī)器，步進(jìn)電機(jī)共有8個(gè)速度級(jí)，控制系統(tǒng)原理較為明晰，能將各部分的內(nèi)容呈現(xiàn)出來(lái)。在CPLD步進(jìn)電機(jī)的控制和處理器接口的處理下，對(duì)硬件結(jié)構(gòu)的展現(xiàn)較為直接，完成了系統(tǒng)的有效組結(jié)。

關(guān)鍵詞：CPLD；步進(jìn)電機(jī)；控制

CPLD為基礎(chǔ)的步進(jìn)電機(jī)控制系統(tǒng)，特點(diǎn)鮮明，優(yōu)勢(shì)突出，比如在硬件方面的結(jié)構(gòu)相對(duì)簡(jiǎn)單，而且靈活度非常高，并產(chǎn)生很強(qiáng)的可靠性，與處理器的接口處理更加便捷，最關(guān)鍵的是，系統(tǒng)的穩(wěn)定程度較強(qiáng)，并且很可靠，對(duì)于步進(jìn)電機(jī)的控制和驅(qū)動(dòng)都能表現(xiàn)出良好的效能。

1 步進(jìn)電機(jī)的控制驅(qū)動(dòng)

步進(jìn)電機(jī)，從嚴(yán)格的意義上講，是電脈沖信號(hào)轉(zhuǎn)換成的機(jī)電原件，其工作原理進(jìn)而從結(jié)構(gòu)上劃分成四種類型，一種是反應(yīng)式，一種是混和式，一種是永磁式，一種是直線式。其中，前兩種最為常用，相數(shù)的種類也很多，包括本文后面所談到的一些。

處理器發(fā)送方向信號(hào)，在環(huán)狀脈沖分配器接收的同時(shí)也接收了四種脈沖信號(hào)，信號(hào)經(jīng)分配器傳出，或功率放大，進(jìn)一步對(duì)步進(jìn)電機(jī)的驅(qū)動(dòng)產(chǎn)生作用。在我們常見(jiàn)的范圍內(nèi)，電壓和電流驅(qū)動(dòng)比較普遍，斬波恒流驅(qū)動(dòng)器比電壓驅(qū)動(dòng)功率增大的情況還要效率高的多，對(duì)于步進(jìn)電機(jī)運(yùn)行過(guò)程中出現(xiàn)的低頻共振現(xiàn)象的消除起著重要的作用，并且維護(hù)了進(jìn)步電機(jī)運(yùn)行的穩(wěn)定程度。

專門的芯片可以促使環(huán)形脈沖分配器實(shí)現(xiàn)邏輯驅(qū)動(dòng)，當(dāng)然，斬波恒流驅(qū)動(dòng)也會(huì)由此發(fā)揮作用，控制電路的復(fù)雜性，無(wú)形當(dāng)中增加了系統(tǒng)的運(yùn)營(yíng)成本，這是其功能發(fā)揮帶來(lái)的弊端。另外，環(huán)狀脈沖分配器這位作為重要的處理器，包含了很多有效信息，比如在步進(jìn)電機(jī)運(yùn)行中，因?yàn)樗俣群徒嵌鹊牟煌瑢?dǎo)致的時(shí)鐘脈沖信號(hào)信息不一致等。本文利用了CPLD，這個(gè)幾問(wèn)題上更直接，并且簡(jiǎn)化了系統(tǒng)的硬件結(jié)構(gòu)，減少了對(duì)處理器資源的依賴。

2 系統(tǒng)信息發(fā)揮原理

CPLD器件的使用，完全簡(jiǎn)化了系統(tǒng)硬件電路結(jié)構(gòu)，在處理器安排上更能體現(xiàn)系統(tǒng)的總線情況，而且也對(duì)步進(jìn)電機(jī)控制驅(qū)動(dòng)系統(tǒng)的命令發(fā)送提供了有效的資源形式，獲得了系統(tǒng)的應(yīng)允和狀態(tài)呈現(xiàn)。步進(jìn)電機(jī)的驅(qū)動(dòng)完全控制在CPLD之下，能較大程度的降低處理器運(yùn)行負(fù)擔(dān)，為效率的提升帶來(lái)好處。處理器控制步進(jìn)電機(jī)驅(qū)動(dòng)的主要支柱就是CPLD，是環(huán)狀脈沖分配器控制了寄存器，并且設(shè)置了步進(jìn)電機(jī)勵(lì)磁方式，當(dāng)分頻器的寄存器將分頻數(shù)字寫下時(shí)，對(duì)于分頻系數(shù)的大小就更有把握，并且還能明晰具體的步進(jìn)電機(jī)的轉(zhuǎn)數(shù)。計(jì)數(shù)器會(huì)獲得設(shè)備或人工提供的入計(jì)數(shù)初值，計(jì)數(shù)器則會(huì)自動(dòng)減數(shù)。計(jì)數(shù)器被啟動(dòng)后，分頻器輸出信息與相應(yīng)信號(hào)匯合至恒流斬波邏輯模塊快，進(jìn)而形成功率較大的電路，產(chǎn)生步進(jìn)電機(jī)驅(qū)動(dòng)的狀態(tài)。當(dāng)計(jì)數(shù)器為0，低電平狀態(tài)將信息入沖門關(guān)閉，環(huán)狀脈沖分配器的分配內(nèi)容也發(fā)生變化，步進(jìn)電機(jī)在接收到訊號(hào)后也會(huì)停止運(yùn)行。從無(wú)數(shù)的實(shí)驗(yàn)中得知，計(jì)數(shù)器模塊的計(jì)數(shù)值填入對(duì)于步進(jìn)電機(jī)的轉(zhuǎn)動(dòng)方向和力度都起著關(guān)鍵作用，在電流檢測(cè)模塊應(yīng)該充分重視設(shè)定值與單項(xiàng)電流的比值，并與斬波恒流邏輯模塊也聯(lián)系起來(lái)。

3 系統(tǒng)呈現(xiàn)

3.1 CPLD的有效選擇

Altera公司的EPM7128SLC84提供了CPLD的選項(xiàng)，供有效匹配度的選用，在內(nèi)部編程邏輯中，也聚合了將近2500個(gè)編程邏輯門單元，下面又有其他簡(jiǎn)單或者分化的內(nèi)容分布，在使用上更加的靈活便捷，為系統(tǒng)的擴(kuò)展釋放了更加的使用空間。

3.2 VHDL編程語(yǔ)言

這種語(yǔ)言是屬于硬件描述語(yǔ)言范疇，對(duì)于系統(tǒng)的機(jī)構(gòu)、行為和功能，乃至接口都有描述。硬件特征的語(yǔ)句較多，但也可以理解為風(fēng)格別致的計(jì)算機(jī)高級(jí)語(yǔ)言模式。VHDL程序結(jié)構(gòu)特點(diǎn)有可視外部和不可視的內(nèi)部后塍，是工程設(shè)計(jì)的重要組成。在設(shè)立理念上，應(yīng)該是主要取決于內(nèi)部的開(kāi)發(fā)速度，如果較好的完成，設(shè)計(jì)就可直接運(yùn)用與具體實(shí)體上。系統(tǒng)實(shí)現(xiàn)過(guò)程不是簡(jiǎn)單的操作，利用了更好的開(kāi)發(fā)軟件，將各個(gè)模塊都聚集到一起開(kāi)發(fā)，通過(guò)原理輸入，又將模塊的連接和編譯工作推行到每一個(gè)環(huán)境中，實(shí)現(xiàn)了語(yǔ)言控制系統(tǒng)的作用，也為系統(tǒng)裝上了聰明的大腦。

如果設(shè)計(jì)實(shí)體行為與相關(guān)數(shù)據(jù)結(jié)構(gòu)都能在ARCHITECTURE中體現(xiàn)，那么還會(huì)受到篇幅的影響而沒(méi)有具體信息輸出。當(dāng)然，編譯之后，調(diào)用的情況就會(huì)增多，原理輸出環(huán)境就會(huì)開(kāi)放，原件被使用也會(huì)習(xí)以為常。

3.3 斬波恒流驅(qū)動(dòng)作用發(fā)揮

不管是步進(jìn)電機(jī)的任何驅(qū)動(dòng)和種類，都主要想保持在理想狀態(tài)下額定值的穩(wěn)定，而斬波恒流的作用發(fā)揮正好彌補(bǔ)了這個(gè)領(lǐng)域的功能欠缺。需要強(qiáng)調(diào)的是，斬波時(shí)鐘頻率應(yīng)該保證在20kHz一下，降低噪音發(fā)出。我們要選取斬波頻率較高的設(shè)備可解決噪聲帶來(lái)的困擾，當(dāng)然，對(duì)于功放大電路的器件要求也是十分高的，可能在設(shè)計(jì)中要注重這一點(diǎn)。步進(jìn)電機(jī)的斬波頻率選擇的相同化，能有效的消除噪聲，讓步進(jìn)電機(jī)功能發(fā)揮更穩(wěn)健、更安全。

還與另外一種情況，即確保斬波恒流邏輯保持與功率較大電路電流的檢測(cè)電路相配合，進(jìn)一步實(shí)現(xiàn)步進(jìn)電機(jī)恒流斬波驅(qū)動(dòng)的有效發(fā)揮，在此過(guò)程中，電路控制系統(tǒng)將會(huì)受到影響，功能放大與系統(tǒng)弱電控制都將會(huì)發(fā)生較大的變化，給器物的運(yùn)轉(zhuǎn)帶來(lái)影響。

我們知道，步進(jìn)電機(jī)具有儲(chǔ)能作用，而斬波頻率較高，就造成波動(dòng)較快，必須利用二者關(guān)系將電流波動(dòng)幅度降低，進(jìn)行實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的斬波恒流的控制，否則波流的跳躍與反復(fù)將對(duì)系統(tǒng)功能產(chǎn)生不利影響，因此，在相關(guān)操作上會(huì)有反復(fù)性行為。整體運(yùn)行原理基本上是通過(guò)調(diào)節(jié)器R14來(lái)實(shí)現(xiàn)或者完成，因?yàn)樗梢哉{(diào)整步進(jìn)電機(jī)電流的大小，進(jìn)而為額定電流的輸出提供方便，由此產(chǎn)生與電機(jī)的配合度增強(qiáng)的狀況，就實(shí)現(xiàn)使用靈活的目標(biāo)。步進(jìn)電機(jī)的電感值相對(duì)較為明顯，電路中如果增加了諸如R7和C2的電感值，那它就會(huì)在驅(qū)動(dòng)中獲得緩沖時(shí)間和空間，進(jìn)一步避免MOS管因?yàn)槭艿诫妷河绊懚鴮?dǎo)致毀損現(xiàn)象。

4 結(jié)語(yǔ)

CPLD作為基礎(chǔ)的步進(jìn)電機(jī)的控制系統(tǒng)，在幾個(gè)領(lǐng)域和模塊中都存在著巨大價(jià)值，諸如處理器接口邏輯、步進(jìn)電機(jī)轉(zhuǎn)速和轉(zhuǎn)動(dòng)角空子、環(huán)形脈沖分配器、斬波恒流驅(qū)動(dòng)邏輯都受到它的影響實(shí)現(xiàn)了基本功能，以及電路結(jié)構(gòu)的簡(jiǎn)單化，在互相配合和功能有效發(fā)揮中，提高了系統(tǒng)的集中乃至可靠程度，進(jìn)一步降低系統(tǒng)應(yīng)用風(fēng)險(xiǎn)，降低了處理器運(yùn)行負(fù)擔(dān)，在整個(gè)電機(jī)控制系統(tǒng)中應(yīng)該充分發(fā)揮步進(jìn)電機(jī)的功能，并通過(guò)各種人員配合和努力，設(shè)計(jì)出更加合理、科學(xué)、有效、安全的系統(tǒng)部件，促進(jìn)整體運(yùn)轉(zhuǎn)穩(wěn)定高效。

參考文獻(xiàn)：

[1]曾繁泰，陳美金.VHDL程序設(shè)計(jì).第2版.北京：清華大學(xué)出版社，2018.

[2]劉寶延，程樹(shù)康.步進(jìn)電動(dòng)機(jī)及其驅(qū)動(dòng)控制系統(tǒng).哈爾濱：哈爾濱工業(yè)大學(xué)出版社，2017.

[3]唐競(jìng)新，祝永進(jìn).脈沖電流源型步進(jìn)電機(jī)驅(qū)動(dòng)器的研究.清華大學(xué)學(xué)報(bào)（自然科學(xué)版），2016，39（9）：102-126.