行曉曦

（西安衛(wèi)光科技有限公司，陜西 西安 710065）

功率MOSFET 場效應晶體管具有開關速度快、驅動功率小、安全工作區(qū)寬、溫度穩(wěn)定性好等優(yōu)點，被廣泛應用于通訊、計算機、汽車和消費電子領域，并且是分立器件和功率集成電路（SPIC）中的重要組成部分。宇航和衛(wèi)星用的MOS管與普通MOS管相比[1-2]，需要在惡劣的環(huán)境中，如宇宙射線、高能離子等輻射環(huán)境中工作，因此，在航天器系統(tǒng)設計過程中，需要選擇在空間輻射效應中具有最大失效容限的電子部件/器件。航天用的MOS管與國家安全、國民經濟全局有一定的相關性，為確保我國航天工程自主創(chuàng)新和跨越發(fā)展，必須實現(xiàn)國產化替代。

對管MOSFET 作為一種新型需求器件，與單個MOSFET 產品相比，對管產品在設計之初就就行了性能和功能的匹配，產品同時出現(xiàn)在系統(tǒng)中共同實現(xiàn)一些電氣功能，具有很高的市場應用需求。

1 器件工作原理簡述

功率MOSFET 器件是電壓控制型器件，它是由若干個單元并聯(lián)組成的，器件的柵極和源極在芯片正面，漏極在芯片背面。圖1給出了N溝VDMOS單元結構示意圖，給柵極施加柵源電壓VGS，當VGS＜VGS（th）時，器件未開啟，此時漏極電流很??；當VGS≥VGS（th）時，柵極下方Pbody區(qū)表面形成了很薄的N型導電層，使漏極和源極之間形成了導電通路，此時器件開始工作，漏極電流增大。功率MOSFET 器件就是通過施加柵源電壓VGS使器件在開通和關斷之間轉換，因此多用于開關電源系統(tǒng)中。

圖1 VDMOS 器件的基本結構

2 對管MOSFET 產品方案設計

本文研制產品的管芯設計、流片和封裝、測試完全在本單位獨立完成，完全自主可控。

管芯是整個產品的關鍵核心部分，在這里給出管芯設計的主要技術途徑。

（1）通過理論計算和軟件仿真相結合的方法，首先根據產品的漏源擊穿電壓，利用非穿通型的經驗公式計算出外延電阻率的最小值和厚度的最大值；然后利用穿通型的設計方法，對于一定的擊穿電壓，存在無限的（WB，ρ B）組合，都可以滿足要求，設計中要選取其中一組（WB，ρ B）使導通電阻最小。（2）再根據最大柵源電壓計算柵介質層的最小厚度，同時結合閾值電壓和其它電參數合理選擇柵介質層的厚度和阱注入劑量；最后根據工藝線的最小線寬，確定器件的橫向尺寸。（3）把初步計算的結果帶入仿真軟件的工藝模塊，對各個結構和工藝參數進行不斷優(yōu)化設計，以確定最后的流片參數。（4）對仿真優(yōu)化設計的結果進行流片驗證，在流片過程中，要把實際流片結果和仿真結果進行比對，并及時調整，直到生產出合格的產品。（5）整理實際流片的結果，并及時修正仿真軟件和算法，以達到仿真和實際生產結果很好的吻合度，最終指導生產，并建立相應的設計文件庫。

3 器件設計方面的關鍵技術

3.1 擊穿電壓的優(yōu)化設計。對于低壓器件而言，擊穿電壓要求的達到只要選擇好合適的外延層濃度和厚度，耐壓都可以達到要求。本文研制對管MOSFET產品終端設計采用場板+溝道截止環(huán)相結合的復合終端結構，既可以穩(wěn)定終端的耐壓又可以避免高溫漏電不穩(wěn)定的問題。

3.2 導通電阻的優(yōu)化設計。對于低壓MOSFET 器件，降低導通電阻主要從溝道電阻、接觸電阻、襯底電阻、封裝電阻幾個方面考慮。

3.2.1 降低溝道電阻可以優(yōu)化阱區(qū)的注入劑量，在閾值電壓、擊穿電壓滿足要求的前提下，選擇較低的注入劑量。

3.2.2 降低接觸電阻需要從芯片正面接觸、背面接觸兩方面考慮，芯片正面金屬為Al，由于引線孔尺寸較小，必須嚴格控制刻蝕質量，可以采用過刻蝕技術，避免刻蝕殘留，確保正面金屬Al 填充接觸良好。

3.2.3 芯片背面金屬采用Ti+Ni+Ag三層金屬，可以保證漏極接觸；采用減薄芯片厚度的方式可以有效的降低襯底電阻，根據生產線加工能力，可以將芯片減薄至200um左右。

3.2.4 封裝電阻與器件的封裝外形有關，在封裝形式確定的情況下，可以通過提升封裝粘片質量、采用粗絲壓焊等方式降低封裝電阻。

3.3 開關時間的優(yōu)化設計。MOSFET電容特性中對開關時間影響最大的就是柵漏電容Cgd，也叫米勒電容。減小Cgd 可以從增加介質層厚度、優(yōu)化柵極下方的JFET區(qū)寬度和減小有源區(qū)面積等方面考慮，同時要兼顧閾值電壓、擊穿電壓和導通電阻的要求，需要折中優(yōu)化設計。

3.4 抗輻照加固技術。為增強器件的抗總劑量能力，我們采用平面柵偽自對準結構，先進行body區(qū)的注入及推阱工作，防止推阱的高溫過程影響柵氧化層質量，結合閾值電壓要求，抗單粒子要求，合理設計柵氧化層厚度[3]。

為增強器件抗單粒子燒毀的要求，增加DP+/DN+注入步驟，減小寄生晶體管基區(qū)的電阻Rb，抑制寄生NPN/PNP 晶體管導通造成的燒毀[4]。

4 器件工藝方面的關鍵技術

4.1 柵氧化層生長工藝。器件具有抗輻照要求，所以，對器件柵氧化層質量要求就特別高，采取技術措施：

4.1.1 采用平面柵偽自對準工藝，避免柵介質層經歷高溫過程。常規(guī)自對準工藝柵介質層生長之后，會經歷長時間的高溫退火過程，高溫推火會在氧化層中形成斷裂鍵，這種缺陷在總劑量輻照過程中會導致閾值電壓漂移、漏電增加、甚至柵氧化層破壞的問題。我們使用平面柵偽自對準工藝，可以避免這種情況的發(fā)生。

4.1.2 進行高質量柵氧化層生長技術，采用上述的平面柵偽自對準工藝，即先形成主結區(qū)，再進行薄柵介質層生長，氧化層的結構為干氧+濕氧+干氧的結構，在工藝過程中嚴格控制氧化層中正電荷柵的數量，以達到控制氧化層質量的目的。柵氧化層生長之后直接進行900℃的N2 退火工藝，可以提升柵氧化層質量，提升抗總劑量能力。

4.1.3 采用柵介質層工藝設計，采用低溫氧化+N2退火的工藝。柵氧生長采取850℃低溫生長，900℃氮氣退火工藝。

4.2 隔離介質的穩(wěn)定性。常規(guī)MOSFET 器件一般采用USG+BPSG材料作為柵源之間隔離介質，但對于具有抗輻照要求的特殊器件，隔離介質需要在重粒子輻照作用下，仍然能夠承受一定的柵源電壓，避免介質擊穿，造成器件失效。而BPSG材料在重粒子輻照下會使材料內部的缺陷增加，從而影響柵源擊穿電壓及器件的抗輻照能力，因此抗輻照MOSFET 隔離介質僅采用USG。

4.3 小尺寸引線孔金屬填充工藝。器件孔刻蝕采用先濕法再干法的方式，形成上寬下窄的孔形貌，便于后續(xù)金屬填充，同時過刻0.2um，防止刻蝕殘留造成接觸不良。另外，在Al 填充之前，先濺射一層薄的Ti/TiN膜，可作為濕潤層，有利于Al 膜的流動，確?？捉饘偬畛涑浞?。

5 對管MOSFET 器件仿真

本文產品結合工藝線實際情況，采用條形單元結構，因為條形設計避免了單元設計中固有的角效應，提高了柵極氧化物的質量可控性，并且易于制造。源區(qū)寬度利用仿真軟件進行優(yōu)化設計，綜合考慮導通電阻、開關時間和芯片面積等，最終確定元胞尺寸為8.4μ m，柵寬4μ m，N+1μ m，P+2.4μ m，DP+3.4μ m，孔2.4μ m。芯片設計結果見表1。

表1 對管MOSFET 管芯設計結果

器件仿真結果均達到了設計要求。對管N溝：器件的工藝仿真結果如圖2 所示；從圖3 擊穿電壓的仿真結果可以看出BVDSS=44.6V；從圖4 閾值電壓的仿真結果可以看出Vth=1.6V。對管P 溝：器件的工藝仿真結果如圖5 所示；從圖6 擊穿電壓的仿真結果可以看出BVDSS=-28V；從圖7 閾值電壓的仿真結果可以看出Vth=-1.63V。結果均滿足設計要求。

圖2 N 溝器件工藝結構

圖3 N 溝擊穿電壓仿真結果

圖4 N 溝閾值電壓仿真結果

圖5 P 溝器件工藝結構

圖6 P 溝擊穿電壓仿真結果

圖7 P 溝閾值電壓仿真結果

溝道的寬度由元胞數目確定：

W=L× N （N=（RC/L）/Ron）

其中：W 為溝道寬度，L 為條形元胞條長，N 為元胞數目，RC/L為條形單胞導通電阻，RC由仿真值確定，Ron為器件導通電阻。元胞導通電阻是通過ISE 軟件仿真得到。器件導通電阻是設計時的要求值，由于在仿真過程中忽略了襯底及封裝電阻，所以在導通電阻計算過程中要給出約30%的設計余量。對管產品設計了相同的芯片面積，綜合各種技術要求，本文研制對管產品最終設計的芯片總面積為4.2mm× 3.5mm。

6 流片工藝流程

在本對管產品研制的實施中，根據產品的性能指標要求，加工工藝生產線的具體情況，N溝產品制定管芯工藝流程如下：

N+硅襯底外延片→生長場氧→光刻場限環(huán)和有源區(qū)（一次光刻）→生長犧牲氧化層→光刻p-body區(qū)（二次光刻）→P-body和場限環(huán)注入/退火→生長薄柵氧化層→CVD 淀積多晶硅、多晶摻雜→多晶光刻（三次光刻）→去除多余殘氧→源N+光刻（四次光刻）→N+注入→DP+光刻（五次光刻）→DP+注入→源P+光刻（六次光刻）→PSD注入→激活→USG淀積→一次致密→孔刻蝕（七次光刻）→二次致密→濺射Ti/TiN→濺射金屬Al→金屬光刻（八次光刻）→硅鋁合金→USG 淀積→氮化硅淀積→鈍化層光刻（九次光刻）→背面減薄→背面金屬化→CP 測試。

對管P 溝產品管芯工藝流程與N溝相似，對于對管MOSFET做版圖設計時考慮做了一致的版圖，進行流片時候即采用相同的光刻版，具體流片工藝條件根據N溝、P 溝產品各自的工藝方案具體實施。

7 產品封裝篩選工藝流程

根據用戶和技術協(xié)議要求， 對管采用SMD-0.5 金屬扁平封裝，N、P 溝道產品封裝篩選工藝流程如下：

燒結→壓焊→平行封焊→高溫存儲→溫度循環(huán)→熱響應→恒定加速度→PIND→密封→穩(wěn)態(tài)柵偏置→功率老練→三溫測試→目檢

8 工藝主要考核項目及試驗情況

8.1 管芯部分

管芯工藝主要考核項目為：柵氧化、N+注入、源P+注入進行控制，最終管芯測試，電參數按要求進行測試，測試合格率達到98%以上。

8.2 產品后部封裝部分

后部封裝工藝主要考核項目為：燒結質量、鍵合強度、密封性，內部水汽含量控制、電性能參數。電性能參數主要以測試為依據，測試合格率達到95%以上。

9 產品測試結果與討論

對管產品6A/20V、-4.4A/-20V的器件流片測試結果與國外同類產品的對比可以看出：（1）所設計對管MOSFET產品在靜態(tài)參數和動態(tài)參數方面均達到了國外同類型產品特性指標；（2）所設計對管MOSFET產品在抗單粒子和抗電離總劑量方面均達到了國外同類產品水平；（3）所設計對管MOSFET 產品漏極截止電流均在60nA以下，小于國外產品要求的1μ A；（4）所設計對管產品開關時間典型值均優(yōu)于國外同類產品；電容和柵電荷基本達到了國外產品典型值水平。

10 結論

本文介紹了MOSFET器件的工作原理，重點研究了低壓、低閾值且具有抗輻照特性的對管MOSFET 設計和工藝關鍵技術。研究的6A/20V、-4.4A/-20V性能指標達到設計要求，可以功能替代國外型號FDW2520C，且增加了抗輻照性能，可以應用于航空、航天領域的電源系統(tǒng)。