薛峰

（安徽三聯學院電子電氣工程學院，合肥安徽 230601）

65nm工藝下MOSFET閾值電壓提取方法研究

薛峰

（安徽三聯學院電子電氣工程學院，合肥安徽 230601）

閾值電壓Vth決定了反型溝道的建立，也就意味著MOSFET工作的開啟.因此，精確地測算出閾值電壓Vth是對設備特性描述的關鍵所在.提取閾值電壓的方法很多，本文主要介紹了常數電流法、線性外推法、平方外推法、跨導線性外推法、二階求導法和分離C-V法六種閾值電壓的提取方法的原理并在65nm工藝下進行了仿真驗證.本文還分析了閾值電壓的溫度特性和閾值電壓與柵長的關系，并對這六種方法進行了總結，得出線性外推法是最簡便且更準確的閾值電壓提取方法.

MOSFET；閾值電壓；提取方法

1 簡介

閾值電壓Vth決定了反型溝道的建立，也就意味著MOSFET工作的開啟.因此，精確地測算出閾值電壓Vth是對設備特性描述的關鍵所在.提取閾值電壓的方法很多，然而，隨著采用方法的不同，得到的Vth值不盡相同.求取Vth的各種方法主要依賴于測量單個晶體管的靜態(tài)轉移特性曲線Id-Vgs，多數靜態(tài)轉移特性曲線是在晶體管處于強反型工作區(qū)時測得的.大部分測量方法也都是在低柵壓時測量的，以保證器件工作在線性區(qū).

對于絕大多數基于Id-Vgs轉移特性的Vth提取方法其共同的特點是測量得到的Vth值會受到源漏寄生串聯電阻和溝道載流子遷移率降低效應的影響，這種影響對于準確提取Vth是非常不利的，因為Vth的值不應當依賴于寄生元件和遷移率降低效應.

在仿真上，閾值電壓是在低Vth（小于0.1V，典型值為50mV）時，通過對Id-Vgs特性測量得到的.根據Id-Vgs的數據，有多種方法來確定Vth，如常數電流法、線性外推法、平方外推法、跨導線性外推法、二階求導法和分離C-V法[1-2].

2 提取方法原理

2.1 常數電流法

在漏極電壓小于0.1V時，與規(guī)定的漏極電流對應的柵壓即為閾值電壓[1,3-5]，如下式所示：

其中Ith為閾值電流，Wm、Lm分別為器件表現在掩模板上的溝道寬度以及溝道長度.由于僅需進行一次測量操作即可得到器件的閾值電壓，因此，利用該方法進行測量的速度很快[1].該方法經常用于工藝監(jiān)控和根據二維數值模擬（如MINIMOS）的結果確定Vth.對于上式中Ith的取值具有一定程度的任意性，無任何物理意義，這里選擇Ith=10-7A，其典型值通常取值在10-6-10-9A之間[1].當選取的漏電流不同時，得到的閾值電壓也各不相同，這是該方法的一個明顯的缺陷.

2.2 線性外推法

該方法的本質思想是通過對Id-Vgs特性曲線的最大斜率點展開線性外推，并將外推曲線與漏電流Id為零時相應的柵極電壓做為器件的閾值電壓[6].其中最大斜率點對應于跨導最大的點[7-9].

通常稱該閾值電壓為外推閾值電壓.該方法是工業(yè)界確定閾值電壓Vth最為常用的標準[1-2,10].

事實上為了保證MOSFET保持在線性工作區(qū)，一般固定漏電壓Vds不大于0.1V，并同時將背偏壓保持在所期望的值[2,10].在低Vds時，漏電流Id（即在線性區(qū)）由下面的方程給出

該方程意義為，Id與Vgs之間是線性相關，并且與Vgs軸交于Vth+0.5αVds處[10].參數α與背偏置電壓有關，一般取值范圍為1.1至1.5.通常由于Vds≤0.1V，一般情況下可以假設α為1,基于這一假設引起的誤差小于2%.這樣以來在計算Vth值時，必須要從外推算得的取值結果中再相應地減去Vds的一半[2,10].從最大斜率點開展線性外推的理由是載流子的遷徙速率μs隨Vgs增加而相應地降低，漏電流Id并不能準確地隨著Vgs而線性地變化，但是從另一方面考慮，從曲線最大斜率處開展線性外推保證了不會將遷移率降低進而引起的額外誤差涵蓋在Vth之內[1].

2.3 平方外推法

2.4 跨導線性外推法

對于跨導線性外推法，其提取閾值電壓的本質思想是：在低漏壓時，跨導的微分dgm/dVgs取值最大時所對應的柵壓即為閾值電壓[1,9].由此方法所得到的閾值電壓與公式（5）所定義的閾值電壓Vth(s)非常接近，

并且它不受遷移率下降因子θ和串聯電阻Rt的影響.這種方法要求器件工作在線性區(qū)，且基于以下幾點結論[7]：

(1)在弱反型區(qū)，跨導和柵壓呈指數關系；

(2)在強反型區(qū)，當串聯電阻和遷移率退化可以忽略時，跨導為一個常量；

(3)由于串聯電阻和遷移率退化的影響，跨導隨著柵壓緩慢增大；

(4)在弱反型和強反型的過渡區(qū)，跨導和柵壓呈線性關系.

由于閾值電壓是MOSFET建模，仿真和驗證過程的一個非常重要的參數.人們提出了很多Vth的提取方法.在這些方法中，只有跨導增量法能夠符合經典閾值電壓的定義，并且消除了遷移率退化和寄生電容效應的影響.然而，由于在這種方法中需要考慮到漏電流的二級效應，跨導增量法很容易受噪聲的影響.

2.5 二階求導法

二階求導法的提出是為了避免串聯電阻對閾值電壓的影響.Vth定義為跨導的導數，即

取得最大值時對應的柵壓[4-7].可以通過分析理想狀況下MOSFET建模時采用的一級SPICE模型來理解這種方法，即當VgsVth時，Id正比于Vgs.根據這種簡單的假設，dId/dVgs是一個階躍函數，當VgsVth時，其值為一個正的常數.因此，當Vgs=Vth時，d2Id/d2Vgs的值將趨于無窮[5].而對于一個實際的MOSFET器件，這種簡化的假設顯然是不準確的，當Vgs=Vth時，d2Id/d2Vgs的值不會趨于無窮，但其對應最大值.在實際的測量中，采用二階求導法得到的閾值電壓將對噪聲敏感，即當考慮到噪聲的影響時，測量得到的閾值電壓偏大.

2.6 分離C-V法

文獻[8]所提出的另一方法為分離C-V法，通常它被用于對器件反型層中遷移率的測量，同時該方法也被用于對經典閾值電壓的測量，并且測量值也通常被認為是實際的閾值電壓.該方法的本質是，將器件連接到柵控二極管，隨后測量在準靜態(tài)和高頻C-V特性，并且同時測量柵和體電流，當二者電流相等，即

時對應的柵電壓就是閾值電壓[1].由?si=2?f定義的Vth只適合于亞閾值或弱反型導電使得情形，而線性外推法給出的Vth是從強反型條件得到的.經典的Vth（對應于2?f）和外推法得到的Vth之間的差別大約在4Vth（～0.1V）左右.實際上，外推Vth和基于強反型條件的模型方程吻合得很好.但是采用這種方法測量閾值電壓要求搭建測量電路，所以實現起來比較復雜.在器件模型仿真時，不具有可操作性.

3 仿真結果

3.1 提取方法仿真

在常數電流法中，通常選取Ith=10-7A，該值帶有一定的任意性，沒有任何物理含義，Ith的典型值通常是在10-6-10-9之間.當選取的漏電流不同時，得到的閾值電壓也各不相同，這是該方法的一個缺陷.

用外推法計算Vth時，固定Vds=0.05V，Vgs從0V逐漸變化到最大值1.2V，同時測量對應的漏電流Id.

圖1給出了采用恒定電流法和線性外推法提取閾值電壓的具體做法，綠線給出的是Id-Vgs曲線，它與10-7Wm/Lm（由虛線給出）的交點所對應的柵壓即為由恒定電流法測得的閾值電壓.紅線給出的是gm-Vgs曲線，從其最大值對應所的電流曲線上的點外延，與橫坐標軸的交點所對應的柵壓減去1/2Vds（這里是0.025V）即為由線性外推法測得的閾值電壓.

圖1 恒定電流法(CC)和線性外推法(LE)

圖2給出了采用跨導線性外推法和二階求導法提取閾值電壓的具體做法，紅線給出的是gm-Vgs的曲線，由其最大值處沿gm-Vgs曲線外延，與橫坐標軸的交點即為由跨導線性外推法提取的閾值電壓.綠線給出的是dgm-dVgs隨Vgs變化的曲線，其最大值對應的柵壓即為采用二階求導法提取的閾值電壓由于平方外推法不適用于短溝道器件，因此沒有對平方外推法進行仿真驗證.

圖2 跨導線性外推法(TE)和二階求導法(SD)

3.2 溫度特性

對于NMOSFET，閾值電壓的溫度系數為負，即隨著溫度升高，n溝道MOSFET的閾值電壓應當減小[11]，圖3是常數電流法、線性外推法、二階求導法和跨導增量法的溫度特性.可以看出線性外推法溫度系數相對穩(wěn)定.

圖3 閾值電壓溫度特性

3.3 Vth和柵長的關系

圖4對比了采用恒定電流法，線性外推法，跨導增量法和二階求導法得到的n溝道MOSFET的閾值電壓隨柵長的變化，由圖中可以看出，在上面討論的4種方法中，線性外推法給出的閾值電壓Vth與二階求導法的結果比較接近[12-13].

圖4 閾值電壓與柵長關系

4 總結

顯然，上面給出的這六種方法是不等價的，得到的Vth也不盡相同.盡管利用常數電流法測量Vth最簡單，并能達到合理的精度，但得到的Vth依賴于電流的選取值和亞閾值斜率；在電路中，器件一般工作于強反型區(qū)，根據強反型電流測量得到的Vth比在弱反型得到的Vth更適用于實際電路，因此利用外推法得到的Vth更為準確.線性外推法和平方外推法之間的區(qū)別在于，飽和區(qū)Id隨Vth的變化會影響測量結果，但在上面的一級近似方程中并未考慮該效應；由于該效應在短溝器件非常顯著，因此隨著溝道長度的下降，兩種外推法得到的Vth的差別會增大.對于跨導線性外推法，它所基于的理論假設在實際中并不能嚴格的成立，而且參數提取要求器件工作在弱反型區(qū)，這對于器件通常工作在強反型區(qū)的絕大多數電路（低功耗電路除外）也是不是實際的.而對于二階求導法法，它需要漏電流對柵壓進行兩次求導，計算過程相對復雜.分離C-V法要求搭建實際的測量電路，而且必須保證測量裝置具有足夠高的靈敏度以測量出微小的寄生電容值，實現起來相當復雜.綜上從算法難度、二級效應的影響、實際測量的可行性、溫度特性和與柵長關系等方面綜合考慮，我們推薦線性外推法.

〔1〕唐瑜.等離子體工藝對MOS器件的損傷研究［D］.西安電子科技大學，2007.

〔2〕董立亭.考慮量子效應的MOSFET器件模型建模及驗證［D］.貴州大學，2007.

〔3〕Bazigos A，Bucher M，et al.An Adjusted Constant-CurrentMethodtoDetermineSaturatedandLinear Mode Threshold Voltage of MOSFETs［J］.IEEE Transactions on Electron Devices，2011，58（11）：3751-3758.

〔4〕Siebel O F，Schneider M C，Galup-Montoro C.MOSFET threshold voltage：Defnition，extraction，and some applications［J］.Microelectronics Journal，2012，43（5）：329-336.

〔5〕Terada K，Nishiyama K，Hatanaka K I.Comparison of MOSFET-threshold-voltage extraction methods［J］.Solid-State Electronics，2001，45（1）：35-40.

〔6〕Liou J J，Ortiz-Conde A，Sanchei F G.Extraction of the Threshold Voltage of MOSFETs：an Overview［J］. IEEE HongKong electron devices meeting，1997：31-38.

〔7〕Ortiz-Conde A，Garc？a Sánchez F J，Liou J J，et al.A review of recent MOSFET threshold voltage extraction methods［J］.Microelectronics Reliability，2002，42（4）：583-596.

〔8〕Yang H，Inokawa H.A differential smoothing technique for the extraction of MOSFET threshold voltage using extrapolation in the linear region［J］.Solid-State Electronics，2012，76：5-7.

〔9〕DobrescuL，PetrovM，DobrescuD，RavariuC. Threshold Voltage Extraction Methods for MOS Transistors［J］.International Semiconductor Conference，2000，1：371-374.

〔10〕滕浙乾.SOI/CMOS器件建模研究與模型參數提?。跠］.國防科學技術大學，2010.

〔11〕Wang R，Dunkley J，DeMassa TA，JelsmaLF. Threshold voltage variations with temperature in MOS transistors［J］.IEEE Transactions on Electron Devices，1971，18（6）：386-388.

〔12〕Kong F C J，Yeow Y T，Yao Z Q.Extraction of MOSFET Threshold Voltage，Series Resistance，EffectiveChannelLength，andInversionLayerMobility From Small-Signal Channel Conductance Measurement［J］.IEEE Transactions on enectron devices，2001，48（12）：2870-2874.

〔13〕Tsuno M，Suga M，Tanaka M，Shibahara K，et al. Physically-Based Threshold Voltage Determination for MOSFET's of All Gate Lengths［J］.IEEE Transactions on Electron Devices，1999，46（7）：1429-1434.

TN432

A

1673-260X（2015）04-0046-03

安徽三聯學院校級自然科學研究項目（2013Z012）