余永濤，陳煜海，余俊杰，龍伊雯，羅 軍，王小強(qiáng)，羅宏偉

（工業(yè)和信息化部電子第五研究所，廣州 510610）

0 引言

SRAM 型FPGA 具有邏輯密度高、可重復(fù)配置、可在線(xiàn)編程等優(yōu)點(diǎn)，在硬件系統(tǒng)完成開(kāi)發(fā)以至實(shí)際使用后，還可重新編程配置更改系統(tǒng)設(shè)計(jì)，因而在航天航空電子系統(tǒng)中得到廣泛使用。然而，SRAM 型FPGA 器件對(duì)空間、臨近空間至航空高度環(huán)境的輻射效應(yīng)非常敏感，在空間粒子輻射下會(huì)發(fā)生單粒子效應(yīng)（SEE），包括單粒子翻轉(zhuǎn)（SEU）、單粒子功能中斷（SEFI）和單粒子鎖定（SEL）等，嚴(yán)重影響系統(tǒng)安全可靠運(yùn)行。因此，應(yīng)用于航天電子系統(tǒng)的SRAM 型FPGA 需要進(jìn)行抗輻射加固并通過(guò)地面重離子輻照模擬試驗(yàn)及評(píng)估。

隨著FPGA 技術(shù)的發(fā)展，國(guó)內(nèi)近年來(lái)針對(duì)先進(jìn)工藝SRAM 型FPGA 開(kāi)展了較多的單粒子效應(yīng)試驗(yàn)研究，但相關(guān)研究大多主要針對(duì)FPGA 內(nèi)部配置存儲(chǔ)單元和塊存儲(chǔ)單元的靜態(tài)單粒子翻轉(zhuǎn)效應(yīng)、邏輯控制電路功能模塊的單粒子功能中斷效應(yīng)及器件單粒子鎖定效應(yīng)的某一方面，而SRAM 型FPGA 器件陣列規(guī)模大、內(nèi)部資源豐富、結(jié)構(gòu)復(fù)雜，不同電路模塊的SEE 敏感特性不同，因此對(duì)其開(kāi)展全面準(zhǔn)確的單粒子效應(yīng)特性測(cè)試評(píng)估才能保證器件在空間輻射環(huán)境中應(yīng)用的可靠性。

本文針對(duì)國(guó)產(chǎn)抗輻射加固SRAM 型FPGA 器件，在分析FPGA 內(nèi)部電路結(jié)構(gòu)SEE 敏感性的基礎(chǔ)上，系統(tǒng)研究器件的SEU、SEFI、SEL 等單粒子效應(yīng)測(cè)試方法，利用重離子加速器開(kāi)展輻照試驗(yàn)驗(yàn)證，全面獲得了配置存儲(chǔ)器、塊存儲(chǔ)器和用戶(hù)觸發(fā)器等敏感模塊的單粒子效應(yīng)特性，并對(duì)試驗(yàn)結(jié)果進(jìn)行討論和分析，旨在為空間用SRAM 型FPGA 的單粒子特性全面測(cè)試評(píng)估和設(shè)計(jì)防護(hù)提供借鑒。

1 SRAM 型FPGA 單粒子效應(yīng)測(cè)試類(lèi)別及對(duì)象

主流的基于查找表結(jié)構(gòu)（LUT）的SRAM 型FPGA 器件內(nèi)部電路結(jié)構(gòu)主要包括可編程邏輯模塊（CLB）、輸入輸出模塊（IOB）、互連資源（IR）以及塊存儲(chǔ)器（BRAM）、鎖相環(huán)（PLL）、數(shù)字時(shí)鐘管理器（DCM）等。

CLB 是FPGA 器件實(shí)現(xiàn)系統(tǒng)功能的主要資源，CLB、IOB、IR 等模塊的大量可編程配置存儲(chǔ)器（CRAM）都采用SRAM 單元或類(lèi)似結(jié)構(gòu)來(lái)實(shí)現(xiàn)。而SRAM 單元是單粒子翻轉(zhuǎn)效應(yīng)敏感結(jié)構(gòu)，配置存儲(chǔ)器數(shù)據(jù)出錯(cuò)將改變電路結(jié)構(gòu)，導(dǎo)致FPGA 的系統(tǒng)邏輯功能錯(cuò)誤。FPGA 器件的配置存儲(chǔ)器控制著CLB 等可編程邏輯資源，其資源規(guī)模巨大，本工作所用FPGA 器件的配置存儲(chǔ)位數(shù)接近600 Mbit，占總位數(shù)的95%以上，發(fā)生SEU 的概率最高。

BRAM 是FPGA 內(nèi)部獨(dú)立于邏輯單元的專(zhuān)用存儲(chǔ)器，采用SRAM 單元結(jié)構(gòu)存儲(chǔ)用戶(hù)程序和數(shù)據(jù)。BRAM 是單粒子效應(yīng)敏感模塊，如果其數(shù)據(jù)用于FPGA 控制，SEU 將會(huì)對(duì)器件功能產(chǎn)生影響。隨著FPGA 陣列規(guī)模不斷增大，BRAM 的存儲(chǔ)容量也成倍增加，本工作所用FPGA 器件的BRAM 存儲(chǔ)位數(shù)達(dá)到128 kbit。

此外，SRAM 型FPGA 的CLB 中每個(gè)邏輯單元（LC）通常包括1 個(gè)觸發(fā)器（Flip-Flop），因而FPGA 器件中存在著大量的觸發(fā)器單元。觸發(fā)器的翻轉(zhuǎn)會(huì)影響后續(xù)電路的輸出，引發(fā)器件功能錯(cuò)誤，故也需要進(jìn)行單粒子翻轉(zhuǎn)效應(yīng)評(píng)估。

同時(shí)，F(xiàn)PGA 器件內(nèi)部上電復(fù)位控制電路（POR）、通信接口控制邏輯（Select-MAP、JTAG）等全局控制電路的寄存器在粒子輻照下可能發(fā)生邏輯位翻轉(zhuǎn)，導(dǎo)致器件功能中斷。雖然此類(lèi)寄存器數(shù)量較少，但其一旦發(fā)生功能中斷，須通過(guò)全局重新復(fù)位或重新上電才能恢復(fù)，對(duì)器件的危害較大。單粒子鎖定效應(yīng)則會(huì)導(dǎo)致FPGA 器件電流快速增大，溫度升高，從而發(fā)生功能異常甚至器件損壞，嚴(yán)重影響FPGA 的在軌安全，因而空間用器件一般應(yīng)具有良好的抗SEL 特性，相關(guān)LET 閾值至少大于75 MeV·cm/mg。

根據(jù)以上SRAM 型FPGA 器件內(nèi)部不同資源的SEE 敏感特性，SRAM 型FPGA 單粒子效應(yīng)測(cè)試應(yīng)包括單粒子翻轉(zhuǎn)測(cè)試、單粒子功能中斷測(cè)試和單粒子鎖定效應(yīng)測(cè)試，測(cè)試覆蓋配置存儲(chǔ)器、塊存儲(chǔ)器、觸發(fā)器和寄存器等敏感結(jié)構(gòu)資源。

2 SRAM 型FPGA 單粒子效應(yīng)測(cè)試方法及測(cè)試系統(tǒng)

2.1 單粒子翻轉(zhuǎn)測(cè)試方法

FPGA 單粒子翻轉(zhuǎn)敏感單元主要是存儲(chǔ)器，按資源類(lèi)型分類(lèi)，存儲(chǔ)器分為內(nèi)部配置存儲(chǔ)單元和BRAM 存儲(chǔ)單元。SEU 測(cè)試應(yīng)覆蓋上述2 類(lèi)單元，包含2 部分的SEU 翻轉(zhuǎn)數(shù)據(jù)。配置存儲(chǔ)數(shù)據(jù)應(yīng)覆蓋所有的用戶(hù)可編程資源，包括CLB、PLL、IOB 等。

SEU 測(cè)試采用回讀碼流數(shù)據(jù)方式進(jìn)行，判斷存儲(chǔ)單元發(fā)生翻轉(zhuǎn)的數(shù)量——利用Select-MAP 端口下載配置碼流文件，回讀配置存儲(chǔ)器中的數(shù)據(jù)，與原數(shù)據(jù)進(jìn)行比較。具體流程參見(jiàn)圖1 所示：首先給測(cè)試電路板和測(cè)試器件上電，然后加載CRAM 配置存儲(chǔ)器和BRAM 存儲(chǔ)器碼流進(jìn)行配置，并將CRAM 碼流和BRAM 碼流作為Golden 碼流存入SRAM；配置完成后，對(duì)CRAM 存儲(chǔ)器和BRAM 存儲(chǔ)器數(shù)據(jù)進(jìn)行回讀驗(yàn)證，確認(rèn)FPGA 配置成功后方可開(kāi)始輻照試驗(yàn)；輻照試驗(yàn)過(guò)程中對(duì)FPGA 的功能狀態(tài)進(jìn)行監(jiān)測(cè)，判斷器件功能是否發(fā)生SEFI，如果發(fā)生SEFI 則需要重新配置芯片。在無(wú)SEFI 的情況下，對(duì)CRAM 和BRAM 的數(shù)據(jù)進(jìn)行回讀驗(yàn)證，并與未接受輻照的SRAM 中存儲(chǔ)的Golden 碼流進(jìn)行數(shù)據(jù)比對(duì)，統(tǒng)計(jì)出SEU 數(shù)據(jù)并上傳給上位機(jī)。

圖1 FPGA 存儲(chǔ)器的單粒子效應(yīng)檢測(cè)方法流程Fig. 1 Flow diagram of SEE testing for RAMs of FPGA

CRAM 和BRAM 的SEU 測(cè)試包括動(dòng)態(tài)測(cè)試和靜態(tài)測(cè)試。靜態(tài)測(cè)試是在輻照試驗(yàn)過(guò)程中FPGA 所有引腳接固定電平且無(wú)時(shí)鐘信號(hào)，當(dāng)輻照到規(guī)定注量后，回讀CRAM 和BRAM 的數(shù)據(jù)，進(jìn)行對(duì)比記錄SEU 翻轉(zhuǎn)數(shù)據(jù)，以評(píng)估存儲(chǔ)單元本征的SEU 敏感性；動(dòng)態(tài)測(cè)試是在輻照試驗(yàn)過(guò)程中持續(xù)配置并回讀CRAM 和BRAM 的數(shù)據(jù)，相鄰兩次的回讀時(shí)間間隔不超過(guò)1 s，進(jìn)行對(duì)比并記錄SEU翻轉(zhuǎn)數(shù)據(jù)，直到試驗(yàn)結(jié)束，以評(píng)估在程序運(yùn)行情況下存儲(chǔ)單元的SEU 敏感性。

用戶(hù)觸發(fā)器是FPGA 中的基本時(shí)序單元，為了測(cè)試其SEU 特性，將CLB 觸發(fā)器配置成移位寄存器鏈，覆蓋所有的CLB 用戶(hù)觸發(fā)器，如圖2 所示。試驗(yàn)前將測(cè)試樣品上電復(fù)位，然后下載位流，再進(jìn)行寄存器鏈移入數(shù)據(jù)，并靜態(tài)輻照到規(guī)定注量；關(guān)閉束流并刷新器件，寄存器鏈移出數(shù)據(jù)進(jìn)行對(duì)比統(tǒng)計(jì)翻轉(zhuǎn)數(shù)。在統(tǒng)計(jì)寄存器鏈翻轉(zhuǎn)數(shù)時(shí)，激勵(lì)長(zhǎng)度與寄存器鏈保持一致，激勵(lì)的前一半是連續(xù)的1，后一半是連續(xù)的0。在靜態(tài)輻照過(guò)程中，寄存器鏈的時(shí)鐘處于關(guān)閉狀態(tài)。

圖2 移位寄存器鏈結(jié)構(gòu)Fig. 2 Chain structure of shift register

2.2 單粒子功能中斷檢測(cè)方法

FPGA 中的單粒子功能中斷檢測(cè)主要針對(duì)內(nèi)部功能電路，在本工作中SEFI 檢測(cè)內(nèi)容包括POR 和SMAP 兩部分：POR-SEFI 檢測(cè)FPGA 配置的用戶(hù)功能是否存在，樣品是否處在正常工作狀態(tài)；SMAPSEFI 檢測(cè)FPGA 的Select-MAP 端口是否正常工作。

POR-SEFI 檢測(cè)通過(guò)監(jiān)測(cè)FPGA 的DONE 信號(hào)實(shí)現(xiàn)——FPGA 完成配置后，其DONE 信號(hào)為高電平；在輻照試驗(yàn)過(guò)程中，如果DONE 信號(hào)變?yōu)榈碗娖?，則表示POR 電路發(fā)生SEFI，導(dǎo)致配置寄存器部分或全局復(fù)位，需要重新進(jìn)行配置以進(jìn)行新的測(cè)試，參見(jiàn)圖1。

SMAP-SEFI 檢測(cè)通過(guò)讀寫(xiě)FAR 寄存器實(shí)現(xiàn)——如讀出數(shù)據(jù)與寫(xiě)入數(shù)據(jù)一致，則表明Select-MAP端口工作正常；反之，則判斷發(fā)生SAMP-SEFI，需要重新進(jìn)行配置以進(jìn)行新的測(cè)試，參見(jiàn)圖1。

2.3 單粒子鎖定測(cè)試方法

單粒子鎖定效應(yīng)的主要特征是導(dǎo)致器件電流的陡增，因此SEL 測(cè)試通過(guò)輻照試驗(yàn)過(guò)程中實(shí)時(shí)監(jiān)測(cè)FPGA 器件的內(nèi)核電源和I/O 端口電源的電流來(lái)判定是否發(fā)生SEL。輻照試驗(yàn)在常溫、配置狀態(tài)下進(jìn)行，芯片偏置電壓設(shè)置為最?lèi)毫訝顟B(tài)。

在輻照試驗(yàn)過(guò)程中，隨著FPGA 器件SEU 的積累以及溫度的升高，器件工作電流也會(huì)緩慢增大。為了更準(zhǔn)確地甄別SEL，當(dāng)電源電流突然增大到正常狀態(tài)的2 倍以上，且program 管腳拉低進(jìn)行軟復(fù)位仍無(wú)法恢復(fù)時(shí)才能判定為SEL。發(fā)生SEL 后，應(yīng)關(guān)斷電源以保護(hù)器件。

2.4 SRAM 型FPGA 單粒子效應(yīng)測(cè)試系統(tǒng)

SRAM 型FPGA 單粒子效應(yīng)測(cè)試系統(tǒng)由單粒子輻照試驗(yàn)板、可編程電源、PC 機(jī)、示波器及遠(yuǎn)程控制計(jì)算機(jī)構(gòu)成，如圖3 所示。其中：?jiǎn)瘟Ｗ虞椪赵囼?yàn)板主要由控制器、被測(cè)FPGA 芯片、串行通信接口、并行配置接口、電源接口以及其他外圍電路構(gòu)成；可編程電源為輻照試驗(yàn)板和被測(cè)FPGA 芯片的內(nèi)核及I/O 端口穩(wěn)定供電，并采集電壓/電流數(shù)據(jù)實(shí)現(xiàn)SEL 的檢測(cè)；PC 機(jī)是測(cè)試系統(tǒng)軟件控制及顯示系統(tǒng)的載體，通過(guò)USB 實(shí)現(xiàn)與可編程電源的通信，通過(guò)RS232 串口實(shí)現(xiàn)與單粒子輻照試驗(yàn)板的通信，通過(guò)并口對(duì)被測(cè)FPGA 芯片進(jìn)行配置、回讀、刷新等操作，實(shí)現(xiàn)SEU 和SEFI 的檢測(cè)；示波器通過(guò)網(wǎng)線(xiàn)與PC 機(jī)相連，監(jiān)測(cè)FPGA 芯片的POR 信號(hào)；遠(yuǎn)程控制計(jì)算機(jī)通過(guò)網(wǎng)線(xiàn)實(shí)現(xiàn)對(duì)PC 機(jī)的遠(yuǎn)程控制，實(shí)時(shí)監(jiān)測(cè)試驗(yàn)情況。

圖3 FPGA 單粒子效應(yīng)測(cè)試系統(tǒng)Fig. 3 Schematic diagram of FPGA SEE test system

3 SRAM 型FPGA 單粒子效應(yīng)測(cè)試試驗(yàn)方案

SRAM 型FPGA 單粒子效應(yīng)測(cè)試試驗(yàn)分別采用中國(guó)原子能科學(xué)研究院的HI-13 串列靜電加速器和中國(guó)科學(xué)院蘭州近代物理研究所的HIRFL 回旋加速器產(chǎn)生不同LET 值的重離子進(jìn)行模擬輻照，重離子的LET 值從低到高，數(shù)量不少于5 個(gè)以滿(mǎn)足數(shù)據(jù)擬合的需要，如表1 所示。

表1 試驗(yàn)用重離子特性Table 1 Ion species, energy, LET value and range in silicon for FPGA test

試驗(yàn)樣品為某國(guó)產(chǎn)SRAM 型FPGA，采用CMOS加固工藝，SPGA560 封裝，內(nèi)核電壓1.5 V，I/O 電壓3.3 V，邏輯單元數(shù)27 648，系統(tǒng)門(mén)數(shù)112 4022，總存儲(chǔ)位數(shù)6 122 688 bit。輻照試驗(yàn)使用3 只器件，以3 只器件測(cè)試數(shù)據(jù)的平均值作為該型器件的單粒子效應(yīng)特性數(shù)值。

4 試驗(yàn)結(jié)果及分析

4.1 單粒子翻轉(zhuǎn)試驗(yàn)結(jié)果

根據(jù)不同LET 值重離子的離子注量和相應(yīng)的器件翻轉(zhuǎn)數(shù)，可計(jì)算出該器件的單粒子翻轉(zhuǎn)截面

式中：

N

為發(fā)生翻轉(zhuǎn)數(shù)；

N

為器件容量（當(dāng)計(jì)算整個(gè)器件的翻轉(zhuǎn)截面時(shí)，

N

=1）；

F

?sin

θ

為有效離子注量，入射傾角

θ

為入射離子束與器件平面的夾角，本試驗(yàn)的離子垂直入射，

θ

=90°。為了保證測(cè)試結(jié)果的統(tǒng)計(jì)有效性，須離子注量達(dá)到10/cm或翻轉(zhuǎn)數(shù)（事件數(shù)）達(dá)到100 以上。

配置存儲(chǔ)單元靜態(tài)和動(dòng)態(tài)單粒子翻轉(zhuǎn)截面與重離子LET 的關(guān)系曲線(xiàn)如圖4 所示。可以看出，配置存儲(chǔ)單元的靜態(tài)和動(dòng)態(tài)單粒子翻轉(zhuǎn)截面均隨入射離子LET 值增大而增大，不同器件的試驗(yàn)結(jié)果偏差不大，LET 值達(dá)到30～40 MeV·cm/mg 時(shí)，單粒子翻轉(zhuǎn)截面逐漸飽和。總體而言，在靜態(tài)測(cè)試模式下，配置存儲(chǔ)單元對(duì)重離子輻射更為敏感，單粒子翻轉(zhuǎn)截面更大。

圖4 配置存儲(chǔ)單元靜態(tài)和動(dòng)態(tài)單粒子翻轉(zhuǎn)截面與重離子LET 值的關(guān)系曲線(xiàn)Fig. 4 σ-LET curves for static and dynamic SEU testing of CRAM

BRAM 存儲(chǔ)單元靜態(tài)和動(dòng)態(tài)單粒子翻轉(zhuǎn)截面與重離子LET 的關(guān)系曲線(xiàn)如圖5 所示，與配置存儲(chǔ)單元類(lèi)似，BRAM 存儲(chǔ)單元在靜態(tài)測(cè)試模式下對(duì)重離子輻射更為敏感。

圖5 BRAM 存儲(chǔ)單元靜態(tài)和動(dòng)態(tài)單粒子翻轉(zhuǎn)截面與重離子LET 值的關(guān)系曲線(xiàn)Fig. 5 σ-LET curves for static and dynamic SEU testing of BRAM

觸發(fā)器Flip-Flop 的單粒子翻轉(zhuǎn)截面與重離子LET 的關(guān)系曲線(xiàn)如圖6 所示，在輻射離子LET 值較低時(shí)，不同器件的翻轉(zhuǎn)截面差異較大。

圖6 Flip-Flop 單粒子翻轉(zhuǎn)截面與重離子LET 的關(guān)系曲線(xiàn)Fig. 6 σ-LET curve for SEU testing of Flip-Flop

利用OMERE 的擬合工具進(jìn)行Weibull 函數(shù)數(shù)據(jù)擬合，得到配置存儲(chǔ)單元的SEU 飽和截面（

σ

），取10% SEU 飽和截面處對(duì)應(yīng)的LET 值為SEU 閾值（LET）；同時(shí)，Weibull 擬合得到BRAM存儲(chǔ)單元和Flip-Flop 單元的SEU 飽和截面以及SEU 閾值，匯于表2。

表2 SRAM 型FPGA 的SEU 試驗(yàn)結(jié)果Table 2 SEU test results of SRAM FPGA

通過(guò)表2 可以看出，在取10% SEU 飽和截面處對(duì)應(yīng)的LET 值為SEU 閾值的情況下，LET值最 低 達(dá) 到1.0 MeV·cm/mg，換 算 到 整 個(gè) 器 件 的SEU 最大飽和截面為0.376 cm/device，顯示SRAM型FPGA 對(duì)SEU 非常敏感，需要采取系統(tǒng)級(jí)層面的加固措施，如碼流刷新、三模冗余等。相對(duì)于動(dòng)態(tài)測(cè)試模式，配置存儲(chǔ)器和BRAM 存儲(chǔ)器在靜態(tài)測(cè)試模式下對(duì)SEU 更為敏感，表現(xiàn)在飽和截面更大，LET值更低。以靜態(tài)測(cè)試結(jié)果表征器件本身的抗SEU 能力，用于器件在軌失效率預(yù)估的結(jié)果更為保守；器件實(shí)際的在軌翻轉(zhuǎn)頻次還與器件資源利用情況相關(guān)，因此將動(dòng)態(tài)測(cè)試結(jié)果用于器件在軌失效率的預(yù)估更接近實(shí)際使用情況。雖然FPGA 器件的觸發(fā)器數(shù)量遠(yuǎn)少于配置存儲(chǔ)器和BRAM 的存儲(chǔ)位數(shù)，但其SEU 飽和截面和SEU 閾值與CRAM 和BRAM 的相當(dāng)，需要進(jìn)行地面單粒子效應(yīng)輻照試驗(yàn)評(píng)估。

4.2 單粒子功能中斷試驗(yàn)結(jié)果

FPGA 的單粒子功能中斷試驗(yàn)結(jié)果如圖7 所示?？梢钥闯?，SRAM 型FPGA 在輻照試驗(yàn)中多次出現(xiàn)Select-MAP 端口功能中斷的情況；出現(xiàn)Select-MAP 端口數(shù)據(jù)異常時(shí)，在不斷電條件下重新進(jìn)行FPGA 配置可恢復(fù)正常。

圖7 FPGA 單粒子功能中斷的截面與重離子LET 值的關(guān)系曲線(xiàn)Fig. 7 σ-LET curve for SEFI testing of SRAM FPGA

Weibull 數(shù)據(jù)擬合得到SEFI 飽和截面為1.24×10cm/device。取10% SEFI 飽和截面處對(duì)應(yīng)的LET 值為SEFI 閾值，其值為1.2 MeV·cm/mg。一般將單粒子效應(yīng)閾值低于15 MeV·cm/mg 的器件定義為單粒子效應(yīng)敏感器件，因此該SRAM 型FPGA 器件屬于SEFI 敏感器件，空間應(yīng)用前需要進(jìn)行系統(tǒng)加固。

4.3 單粒子鎖定試驗(yàn)結(jié)果

FPGA 的內(nèi)核電流約250 mA，I/O 電流為20 mA，在單粒子鎖定測(cè)試過(guò)程中，隨著輻射離子注量的增加，F(xiàn)PGA 的內(nèi)核電流緩慢增大，但未達(dá)到SEL 的設(shè)定電流閾值；離子注量達(dá)到1×10/cm后試驗(yàn)結(jié)束，進(jìn)行重新配置軟復(fù)位后芯片電流恢復(fù)正常，表明未發(fā)生SEL。隨著工藝的進(jìn)步，通過(guò)工藝加固的SRAM型FPGA 的SEL 閾值已大于99.8 MeV·cm/mg，具有良好的抗SEL 特性。

5 結(jié)束語(yǔ)

本文基于SRAM 型FPGA 內(nèi)部不同電路結(jié)構(gòu)的SEE 敏感性分析，系統(tǒng)研究了SRAM 型FPGA的單粒子效應(yīng)測(cè)試方法，包括配置存儲(chǔ)器、塊存儲(chǔ)器的靜態(tài)和動(dòng)態(tài)SEU 測(cè)試、用戶(hù)觸發(fā)器的SEU 測(cè)試、全局和局部邏輯控制電路的SEFI 測(cè)試、整個(gè)器件的SEL 測(cè)試等。利用重離子加速器對(duì)輻射加固SRAM 型FPGA 進(jìn)行單粒子效應(yīng)輻照試驗(yàn)，分別獲得了其靜態(tài)SEU、動(dòng)態(tài)SEU、SEFI 和SEL 等單粒子效應(yīng)特性。結(jié)果表明：通過(guò)我們提出的方法可以全面有效地測(cè)試和表征SRAM 型FPGA 的單粒子效應(yīng)特性，所測(cè)試抗輻射加固SRAM 型FPGA 具有良好的抗SEL 特性，但對(duì)SEU 和SEFI 十分敏感：SEU 的LET 閾值最低為1.0 MeV·cm/mg，最大飽和截面達(dá)到0.376 cm/device，SEFI 飽和截面為1.24×10cm/device。

隨著SRAM 型FPGA 內(nèi)部資源規(guī)模不斷增大，功能模塊增多，其單粒子效應(yīng)特征及測(cè)試方法也會(huì)更為復(fù)雜，特別是單粒子功能中斷效應(yīng)，有待進(jìn)一步研究提高SRAM 型FPGA 的單粒子效應(yīng)測(cè)試覆蓋率，以全面測(cè)試表征器件的SEE 特性。