吳旭景 王蒙軍 吳建飛 李彬鴻 郝寧 高見頭 李宏 張紅麗

（1. 河北工業(yè)大學(xué)電子信息工程學(xué)院，天津 300401；2. 天津先進技術(shù)研究院，天津 300450；3. 國防科技大學(xué)電子科學(xué)學(xué)院，長沙 410073；4. 中國科學(xué)院微電子研究所，北京 100029）

引 言

靜態(tài)隨機存儲器(static random-access memory,SRAM)具有功耗低、速度快、無需實時刷新等優(yōu)點，被廣泛應(yīng)用于各種處理器的高速緩存和片上系統(tǒng). 隨著信息技術(shù)的飛速發(fā)展，存儲器市場占有率已超過集成電路(integrated circuit, IC)市場的一半. IC一直遵循著摩爾定律在發(fā)展，器件尺寸不斷減小導(dǎo)致電路密度在不斷的增加[1]，存儲器同樣通過不斷地減小尺寸和增加容量來提高集成度，這導(dǎo)致其電磁敏感度逐漸受到關(guān)注[2]. 對于絕緣體上硅(silicon on insulator, SOI)和體硅(silicon, Si)工藝的對比一直是研究的熱點，體Si器件隨集成度的增加，功耗以及可靠性受到極大的影響，而SOI由于獨特的結(jié)構(gòu)逐漸成為低功耗、高可靠性IC的主要技術(shù)[3]. 同時溫度、濕度等環(huán)境因素同樣會對器件的電磁兼容性能造成極大的影響[4-5]，這使得客戶對產(chǎn)品在復(fù)雜環(huán)境中的可靠性要求更加嚴(yán)格，因此對SOI和體Si工藝的器件在復(fù)雜環(huán)境中的可靠性研究及對比具有重要意義.

對于SOI和體Si工藝的對比以及復(fù)雜環(huán)境下IC的可靠性問題，國內(nèi)外學(xué)者在不斷地展開研究.兩種工藝應(yīng)用于電路時對于如閾值電壓、工作頻率等電學(xué)特性的研究相對較多[6-7]，通過比較這些特征參數(shù)的變化也證實了SOI工藝相對體Si工藝在未來高頻電路及大規(guī)模IC中具有一定優(yōu)勢. 基于SOI較體Si工藝一些特征參數(shù)上的優(yōu)勢，文獻(xiàn)[8]通過比較相同帶隙電路體Si和SOI工藝的敏感度特性，得出采用SOI工藝的測試芯片比采用體Si工藝的測試芯片具有更好的敏感度性能. 文獻(xiàn)[9]根據(jù)汽車行業(yè)標(biāo)準(zhǔn)評估了CAN收發(fā)器電磁兼容性能，可以看出0.14 μm的SOI CMOS CAN收發(fā)器在不使用共模扼流圈的情況下，表現(xiàn)出優(yōu)異的電磁發(fā)射 (electromagnetic emission, EME)和電磁干擾(electromagnetic interference, EMI)性能. 文獻(xiàn)[10]評估了電離總劑量(total ionizing dose, TID)輻射和EMI的聯(lián)合效應(yīng)，結(jié)果表明嵌入式系統(tǒng)受TID輻射和EMI影響時的故障發(fā)生率明顯高于其僅受EMI影響時的情況. 文獻(xiàn)[11]對熱應(yīng)力下微控制器的抗擾度做了測試研究，發(fā)現(xiàn)溫度的變化會導(dǎo)致微控制器抗擾度發(fā)生明顯漂移. 對于不同工藝的電磁兼容性研究，普遍依照標(biāo)準(zhǔn)進行測試研究，很少考慮到環(huán)境因素；對于復(fù)雜環(huán)境下的電磁可靠性研究，都只針對一款芯片進行測試研究，測試結(jié)論對IC不具有普遍性. 既考慮環(huán)境因素又對不同工藝的IC進行敏感度研究的相關(guān)文章目前還沒有.

結(jié)合以上不同工藝及復(fù)雜環(huán)境下芯片的可靠性研究，針對SRAM存儲器，本文對不同工藝下溫度效應(yīng)對敏感度的影響進行了測試研究. 首先結(jié)合理論分析溫度效應(yīng)對器件的影響，并結(jié)合不同工藝的器件特性進行對比分析，然后對兩款芯片熱應(yīng)力下的敏感度進行實測對比并對測試結(jié)果進行分析，最后依據(jù)理論分析及實測結(jié)果給出結(jié)論.本文研究對不同工藝的IC在復(fù)雜環(huán)境中的可靠性研究具有參考價值.

1 熱應(yīng)力下電磁敏感度分析

半導(dǎo)體通常由載流子遷移率(μ)、飽和漏電流(Ids)、器件閾值電壓(Vth)等參數(shù)來表征器件性能，這些參數(shù)的變化量是衡量器件可靠性的重要依據(jù). MOS器件作為典型的溫度敏感器件，漏源電流、閾值電壓和遷移率會隨著溫度的變化產(chǎn)生漂移[12]. 從式(1)到式(5)可以看出它們都是關(guān)于溫度的函數(shù).

式中：?ox為二氧化硅的介電常數(shù)；tox為二氧化硅的厚度；W和L分別為溝道的寬度和長度；Vg為柵極電壓；β為一個與制造工藝有關(guān)的常數(shù)；T為溫度.

漏源電流的增加是電路失效的主要原因，漏源電流由溝道電流(信號電流)和結(jié)電流(漏電流)組成. 從式(1)、(2)容易看出遷移率和漏源電流都會隨溫度的升高而減小. 在?55 ℃到125 ℃范圍內(nèi)溫度每變化100 ℃，遷移率會隨之變化40%，這導(dǎo)致溝道電流也會成比例地隨之變化. 結(jié)電流也會隨溫度的升高而增加，但在測試溫度范圍內(nèi)溝道電流的變化占主導(dǎo)地位，所以漏源電流隨溫度的升高會呈現(xiàn)減小狀態(tài).

式中：φms為半導(dǎo)體之間的功函數(shù)，Qf為表面態(tài)電荷密度，這兩項與溫度無關(guān)；?s為介電常數(shù)；q為電子電荷；NA為襯底摻雜濃度；Cox為柵氧化層電容；φB為半導(dǎo)體兩端電壓；k為玻爾茲曼常數(shù)；ni為本征載流子濃度；Eg0為禁帶寬度，可以看做常數(shù).由式(3)、(4)、(5)可知，閾值電壓(Vth)隨溫度的升高同樣會降低，但變化較小，在測試溫度范圍內(nèi)其變化通常不會超過200 mV，所以對Vg?Vth影響很小，因此這里主要考慮載流子遷移率的溫度效應(yīng).

當(dāng)外界EMI作用于MOS器件上時，器件工作狀態(tài)下的柵極電壓會受到EMI的作用發(fā)生如等式(6)所示的變化：

式中，Vrf表示外界EMI在MOS器件柵極引起的電壓波動. 由式(1)和(6)整理可得EMI引起的飽和漏電流的變化量為

綜上可知溫度和EMI都會對MOS器件的漏源電流產(chǎn)生影響，而當(dāng)溫度應(yīng)力和電磁應(yīng)力同時作用于MOS器件時，隨著溫度的升高，載流子遷移率(μ)會隨之減小，這使得在相同EMI的情況下，由式(7)可以得出漏電流的變化量ΔIds會相對較小，從而表現(xiàn)出溫度越高MOS器件抗擾度越好的狀態(tài).

載流子遷移率作為溫度效應(yīng)下影響電磁敏感度的主要因素，使得SOI工藝和體Si工藝的SRAM芯片敏感度閾值漂移一致. 雖然在測試的溫度范圍內(nèi)結(jié)電流和閾值電壓隨溫度變化較小，但由于SOI工藝和體Si工藝的結(jié)構(gòu)差異使得結(jié)電流和閾值電壓隨溫度的變化量存在一定的差異，這可能是導(dǎo)致SOI和體Si工藝敏感度閾值漂移一致但SOI工藝SRAM芯片敏感度閾值漂移稍大于體Si工藝SRAM芯片的原因.

如圖1、圖2所示，SOI器件和體Si器件最明顯的差別是：SOI器件存在隱埋氧化層，隱埋氧化層的存在既有如消除閂鎖效應(yīng)等優(yōu)點也有像自熱效應(yīng)等缺點，由于體Si器件沒有隱埋氧化層，所以體Si器件的漏電流會大于SOI器件；其次體Si器件結(jié)面積(S)包括四個側(cè)面和一個底面，而SOI器件只有一個側(cè)面，且體Si器件PN結(jié)之間的空間電荷區(qū)(V)明顯大于SOI器件. 同時由式(5)可知隨著溫度的升高本征載流子濃度ni會隨之增大，所以隨著溫度的升高SOI器件漏電流增量相對體Si工藝要小很多，漏源電流變化相對會較小. 這使得相同的溫度變化量SOI器件抗擾度閾值偏移量要大于體Si器件. 對于閾值電壓，上述已證明隨溫度的升高閾值電壓會減小，但體Si器件閾值電壓的減小是費米能級和空間電荷減小導(dǎo)致，SOI器件閾值電壓的減小只是費米能級的降低，所以體Si器件的閾值電壓隨溫度的變化要比SOI器件閾值電壓隨溫度的變化大的多，這使得當(dāng)熱應(yīng)力和EMI同時作用到器件時，SOI器件隨著溫度的升高漏源電流變化相對較小，從而表現(xiàn)出隨溫度的升高SOI器件敏感度降低會更多一些. 同時由于SOI器件存在隱埋氧化層，其熱傳導(dǎo)率較差，當(dāng)溫度升高時熱效應(yīng)會加劇，這同樣可能是相同溫度變化下SOI器件抗擾度閾值偏移量大于體Si器件的原因.

圖1 體Si CMOS器件示意圖Fig. 1 Bulk Si CMOS device profile

圖2 SOI CMOS器件示意圖Fig. 2 SOI CMOS device profile

2 熱應(yīng)力下敏感度測試

2.1 測試芯片及測試板

測試芯片為中國科學(xué)院微電子研究所提供的兩款SRAM芯片，一個為0.5 μm的體Si工藝，另一個是0.35 μm 的SOI工藝，如圖3和圖4所示.

圖3 體Si測試芯片F(xiàn)ig. 3 Bulk Si test Chip

圖4 SOI測試芯片F(xiàn)ig. 4 SOI test Chip

SRAM芯片為5±10% V電壓供電，典型的電源工作電流為100 mA，存儲容量為1 MB，軍用工作溫度范圍為?55 ℃到+125 ℃. 一個完整的SRAM存儲器由存儲單元組成的存儲陣列和外圍電路構(gòu)成. 為使干擾更好地耦合到SRAM芯片的存儲陣列，我們依據(jù)IC電磁兼容(electro magnetic compatibility, EMC)測試規(guī)范選取了GND引腳作為待測引腳，如圖5所示.

圖5 SRAM功能結(jié)構(gòu)圖Fig. 5 SRAM functional structure diagram

依據(jù)測試標(biāo)準(zhǔn)IEC 62132-4[13]，設(shè)計了保證芯片正常工作且符合測試要求的測試板，如圖6所示.待測芯片在測試板的一側(cè)，其他器件在測試板的另一側(cè). 為了保證兩個芯片的測試電路一致，兩種工藝的SRAM芯片通過鎖緊座固定到測試板上.控制器為獨立的一個模塊，通過跳線的方式來控制存儲器正常工作. 干擾通過SMA連接器和6.8 nF電容注入到待測引腳，同時采用磁珠和電感組成的無源網(wǎng)絡(luò)確保干擾注入的質(zhì)量.

圖6 測試板正反面Fig. 6 The front and back of test board

2.2 測試平臺及流程

依據(jù)IEC 62132-4直接功率注入法（direct power injection, DPI）測試標(biāo)準(zhǔn)，結(jié)合溫箱和DPI的測試設(shè)備搭建熱應(yīng)力下IC傳導(dǎo)抗擾度測試平臺如圖7所示. 熱應(yīng)力下的敏感度測試采用溫箱為測試芯片提供相應(yīng)的工作溫度環(huán)境，將測試板放入溫度可控的溫箱內(nèi)，設(shè)置溫箱溫度到預(yù)測值進行相應(yīng)的DPI測試，干擾由信號發(fā)生器產(chǎn)生，通過功率放大器和定向耦合器將干擾注入到測試板上的SMA連接器，電源和控制器使芯片處于正常的工作狀態(tài). 為了保證測試板上所有器件在測試溫度下可以正常工作，選取了?10 ℃、30 ℃、80 ℃三個溫度進行熱應(yīng)力下的敏感度測試.

圖7 熱應(yīng)力下敏感度測試平臺Fig. 7 Sensitivity test platform under heat stress

由于測試過程中將整個測試板放入到溫箱內(nèi)，所以測試板上的無源器件都會直接暴露在測試設(shè)定的溫度中，尤其對于干擾注入路徑，其阻抗特性隨溫度變化的影響應(yīng)該被考慮，文獻(xiàn)[14]對100 MHz～2 GHz頻率范圍內(nèi)不同溫度下無源分布網(wǎng)絡(luò)及無源器件的阻抗參數(shù)進行了測試對比，發(fā)現(xiàn)阻抗參數(shù)保持了很好的溫度一致性. 同時證實了在100 MHz～3 GHz范圍內(nèi)，電源分布網(wǎng)絡(luò)阻抗參數(shù)隨溫度變化產(chǎn)生的微弱漂移不會對敏感度的趨勢造成明顯改變，測試中可以忽略. 文獻(xiàn)[15]直接測試分析了不同溫度下干擾路徑的阻抗參數(shù)變化，發(fā)現(xiàn)其阻抗參數(shù)隨溫度變化很小. 而與無源元件相比，溫度對晶體管的影響相對更加明顯[16]. 所以，可以認(rèn)為溫度對測試芯片的影響是導(dǎo)致靈敏度閾值漂移的主要原因.

兩種工藝的SRAM芯片測試流程及參數(shù)設(shè)置保持一致，如圖8所示.

圖8 測試流程圖Fig. 8 Test flow chart

測試頻率(f)從10 MHz開始逐漸增加到1 GHz，10 MHz到100 MHz之間步進為10 MHz，100 MHz到1 GHz之間步進為100 MHz. 注入功率(P)的上限值設(shè)為37 dBm，功率達(dá)到限制仍未失效將對下一個頻點進行測試. 芯片正常工作時示波器監(jiān)測數(shù)據(jù)端口輸出高電平為4.8095 V，低電平為0.03225 V.失效判據(jù)一般分模擬輸出監(jiān)測和狀態(tài)輸出監(jiān)測，由于示波器最多只能監(jiān)測四個數(shù)據(jù)端口，所以失效數(shù)據(jù)位可能不會被示波器監(jiān)測到，且干擾注入后數(shù)據(jù)端口監(jiān)測到的波形如圖7所示，高低電平變?yōu)椴▌拥母蓴_正弦波，隨著EMI的增加高低電平逐漸變寬且抖動較大，所以這里采用狀態(tài)輸出監(jiān)測. 失效狀態(tài)主要以控制器監(jiān)控軟件的監(jiān)測結(jié)果為主，即數(shù)據(jù)讀取“1”“0”狀態(tài)發(fā)生翻轉(zhuǎn)視為失效. 失效時的邏輯高電平最低電壓低于3 V，邏輯低電平的最高電壓高于2 V. 故障點的正向功率值通過與正向功率計相連的軟件讀取. 為了防止溫度驟變和長時間高低溫下工作影響SRAM芯片的性能，在一個溫度下對SRAM敏感度測試完成后，關(guān)掉溫箱使SRAM芯片恢復(fù)5 h再進行下一個溫度測試.

3 敏感度測試結(jié)果分析

對SOI工藝和體Si工藝兩款SRAM芯片的相同引腳進行熱應(yīng)力下敏感度測試，圖9為SOI工藝的SRAM芯片在不同溫度下的敏感度曲線，圖10為體Si工藝的SRAM芯片在不同溫度下的敏感度曲線.

圖9 熱應(yīng)力下SOI工藝SRAM芯片的敏感度曲線Fig. 9 Sensitivity curve of SRAM chip in SOI technology under heat stress

圖10 熱應(yīng)力下體Si工藝SRAM芯片的敏感度曲線Fig. 10 Sensitivity curve of SRAM chip in bulk Si technology under heat stress

對于體Si工藝，隨著溫度的升高，可以看到敏感度有變好的趨勢，在100 MHz之前敏感度閾值漂移相對不明顯，80 ℃與?10 ℃敏感度閾值最大相差0.94 dBm，在100 MHz之后敏感度閾值漂移相對明顯，尤其在700 MHz處80 ℃的敏感度閾值比?10 ℃的敏感度閾值高3.24 dBm. SOI工藝同樣隨著溫度的升高，敏感度有變好的趨勢，而且在100 MHz之后敏感度閾值漂移相對明顯，在600 MHz處80 ℃的敏感度閾值比?10 ℃的敏感度閾值高3.81 dBm.不同工藝的SRAM在溫度效應(yīng)下敏感度閾值漂移情況一致，溫度升高載流子遷移率減小，降低了EMI引起的漏電流波動，削弱了EMI的作用，使得芯片的敏感度閾值發(fā)生漂移，表現(xiàn)出更好的電磁抗擾能力.

從圖9可以發(fā)現(xiàn)，SOI工藝在20 MHz之前敏感度閾值在溫度從?10 ℃上升到80 ℃時有不到1 dBm的下降趨勢，與前面提到的結(jié)論相反，而體Si工藝沒有出現(xiàn)類似情況. 這是因為SOI工藝本身的浮體效應(yīng)[17]所導(dǎo)致，溫度的升高加強了漏端載流子的碰撞電離，導(dǎo)致柵極導(dǎo)通電壓降低，漏端輸出電流隨之增加. 在低于20 MHz時出現(xiàn)此現(xiàn)象是因為在20 MHz之前的低頻EMI會在CMOS即使斷開的狀態(tài)下通過，而高頻EMI則是通過本征電容耦合到輸出端，隨著干擾的增加漏電壓達(dá)到一定值時浮體效應(yīng)發(fā)生，這就掩蓋了高溫下載流子遷移率減小所導(dǎo)致的漏電流減小的情況，表現(xiàn)出溫度越高敏感度閾值隨之降低的現(xiàn)象.

為了進一步比較熱應(yīng)力對兩款不同工藝的SRAM芯片敏感度閾值的影響程度，選取了兩種工藝的SRAM芯片?10 ℃和30 ℃下敏感度閾值差以及?10 ℃和80 ℃下敏感度閾值差進行對比，由于兩款芯片100 MHz之后隨溫度的變化敏感度漂移相對明顯，所以對兩款芯片100 MHz～1 GHz頻段內(nèi)的高低溫敏感度閾值差進行比較，如圖11和圖12所示.

SOI工藝和體Si工藝SRAM芯片高低溫敏感度閾值差對比發(fā)現(xiàn)，SOI工藝的SRAM芯片相對體Si工藝的SRAM芯片隨溫度變化敏感度閾值漂移更明顯一些：溫度從?10 ℃到30 ℃ SOI工藝SRAM芯片敏感度漂移量比體Si工藝SRAM芯片普遍多0.5 dBm，在500 MHz處差值最多達(dá)到0.83 dBm；當(dāng)溫度從?10 ℃到80 ℃時，SOI工藝的SRAM芯片敏感度偏移量比體Si工藝的SRAM芯片普遍多1 dBm；在600 MHz處差值達(dá)到最大2.96 dBm.可以看出，SOI工藝和體Si工藝的SRAM芯片在相同溫度的工作環(huán)境下，隨著環(huán)境溫度的升高，SOI工藝的SRAM芯片抗擾度提升幅度大于體Si工藝的SRAM芯片.

圖11 兩款SRAM芯片?10 ℃和30 ℃敏感度閾值差Fig. 11 Sensitivity threshold difference of two SRAM chips at?10 ℃ and 30 ℃

圖12 兩款SRAM芯片?10 ℃和80 ℃敏感度閾值差Fig. 12 Sensitivity threshold difference of two SRAM chips at?10 ℃ and 80 ℃

4 結(jié) 論

針對復(fù)雜環(huán)境中SOI和體Si工藝IC的可靠性問題，本文研究了兩種工藝的SRAM芯片在溫度和EMI共同作用下的可靠性. 通過對SRAM芯片GND引腳敏感度實驗研究可以發(fā)現(xiàn)：100 MHz之前，兩款工藝敏感度閾值隨溫度的升高幾乎沒有變化；100 MHz之后，SOI工藝SRAM芯片在溫度每升高40 ℃時敏感度閾值最大增加達(dá)到3.02 dBm，體Si工藝SRAM芯片在溫度每升高40 ℃時敏感度閾值最大增加達(dá)到2.35 dBm. 這主要是由于溫度的升高會導(dǎo)致MOS管的載流子遷移率減小，正好削弱了EMI的作用. 同時測試結(jié)果表明在100 MHz之后SOI工藝的SRAM芯片隨溫度每升高40 ℃敏感度閾值偏移量普遍比體Si工藝的SRAM芯片多0.5 dBm. 這主要是由于SOI工藝器件的結(jié)面積、空間電荷區(qū)體，以及存在隱埋氧化層等結(jié)構(gòu)導(dǎo)致相同的溫度變化漏源電流變化相對體Si工藝器件更明顯，從而表現(xiàn)出隨著溫度升高敏感度閾值漂移更明顯的現(xiàn)象. 所以無論SOI工藝還是體Si工藝，在SRAM芯片GND模塊1 GHz以下的敏感度測試中應(yīng)該充分考慮其實際工作環(huán)境，綜合測試才能更好地預(yù)估被測芯片的可靠性. 同時證明了就SRAM GND模塊SOI工藝相對體Si工藝在電磁和高溫混合環(huán)境下具有一定的優(yōu)勢，且溫度越高電磁敏感度方面優(yōu)勢越明顯. 對兩種工藝進行熱應(yīng)力下敏感度測試對比，為SOI工藝與體Si工藝在高溫和電磁混合環(huán)境下的可靠性研究提供參考.

針對標(biāo)準(zhǔn)IEC 62132-4測試不考慮環(huán)境溫度的問題，在此基礎(chǔ)上增加環(huán)境溫度因素進行了敏感度測試研究，同時對兩種工藝的SRAM芯片進行對比研究，使測試結(jié)果適用于更多的IC. 未來將對數(shù)據(jù)、地址、控制引腳所對應(yīng)的模塊展開進一步的研究.