解博江 朱永琴

摘要：針對傳統(tǒng)教學(xué)實驗數(shù)據(jù)采集中存在的采集用時較長，無法滿足教學(xué)實驗的需要問題，開展對教學(xué)實驗數(shù)據(jù)采集系統(tǒng)的設(shè)計研究。通過對FPGA控制、信號調(diào)理電路、模擬數(shù)字轉(zhuǎn)換器等硬件設(shè)計，以及對系統(tǒng)軟件流程設(shè)計，完成基于FPGA的教學(xué)實驗數(shù)據(jù)采集系統(tǒng)設(shè)計。通過對比實驗證明，該系統(tǒng)與傳統(tǒng)系統(tǒng)相比有效縮短了對數(shù)據(jù)采集的時間，進一步提高實驗教學(xué)的效率。

關(guān)鍵詞：FPGA;教學(xué)實驗;數(shù)據(jù)采集

中圖分類號：TP274.2 文獻標識碼：A

文章編號：1009-3044（2020）18-0196-02

開放科學(xué)（資源服務(wù)）標識碼（OSID）：

在實驗教學(xué)中數(shù)據(jù)采集的重要性日益明顯，并且已經(jīng)成為教學(xué)實驗中計算機與外部物理世界連接的橋梁，是各個實驗中的重要工具。利用數(shù)據(jù)采集可以對教學(xué)實驗過程中的各項參數(shù)進行采集、監(jiān)測和記錄，更快的找出實驗過程中產(chǎn)生的問題或?qū)嶒灲Y(jié)果[1]。FPGA指可編程邏輯門陣列，具有速度快、集成性高、可靠性高以及靈敏度高等優(yōu)勢，在數(shù)據(jù)采集領(lǐng)域中被廣泛應(yīng)用[2]。FPGA具有豐富的電平接口，與其他可編程器件相比更適用于不同的協(xié)議當中，且FPGA的內(nèi)部邏輯資源較為豐富，因此并行性與擴展性都較一般可編程器件更好，適用于教學(xué)實驗對數(shù)據(jù)采集的要求。因此，本文基于FPGA的優(yōu)勢，對教學(xué)實驗數(shù)據(jù)采集系統(tǒng)進行詳細的設(shè)計說明。

1 基于FPGA的教學(xué)實驗數(shù)據(jù)采集系統(tǒng)硬件設(shè)計

本文提出的基于FPGA的教學(xué)實驗數(shù)據(jù)采集系統(tǒng)以現(xiàn)場FPGA可編程邏輯門陣列為核心的控制器，整個系統(tǒng)由控制器控制采集教學(xué)實驗數(shù)據(jù)。在本文系統(tǒng)中，通過傳感器將采集到的信號接收并發(fā)送到調(diào)理電路中進行適當?shù)恼{(diào)整和變換，轉(zhuǎn)變?yōu)榕c模擬數(shù)字轉(zhuǎn)換器相匹配的電量信號，再送人到模擬數(shù)字轉(zhuǎn)換器電路中，轉(zhuǎn)換為數(shù)字信號，再將數(shù)字信號發(fā)送到FPGA芯片中，對數(shù)字信號進行緩存處理，再進行快速傅里葉變換，最終在顯示器中將采集到的教學(xué)實驗數(shù)據(jù)實時顯示[3]。數(shù)據(jù)信息以經(jīng)過串口的方式發(fā)送到上位機中，在上位機中進行下一步的分析和存儲操作。

1.IFPGA控制設(shè)計

FPGA控制是本文教學(xué)實驗數(shù)據(jù)采集系統(tǒng)的核心，F(xiàn)PCA控制的主要功能是完成對模擬數(shù)字轉(zhuǎn)換器的控制、對數(shù)據(jù)傳輸?shù)淖R別、對顯示器的控制以及對上位機的通信控制功能。根據(jù)本文系統(tǒng)需要，選擇型號為EQ2C1000-G213的FPGA芯片作為數(shù)據(jù)采集的主控制芯片。EQ2CIOOO-G213型號的FPGA芯片共有1835個LC，邏輯容量約為180萬系統(tǒng)門。內(nèi)置8個PLL，可實現(xiàn)使用去偏斜、相移、頻率合成等功能。共計192個存儲單元，總?cè)萘繛?64Kbit。最多可提供16路全局時鐘信號，支持主動及被動配置方式，兼容商業(yè)配置芯片。采用CBGA575封裝，最大USER l/0數(shù)目達324個，芯核電源電壓為I.5V。支持多種1/0標準：3.3 V/2.5v/1.8V/ 1.5V_LVITULVCM OS標準，支持SSTL2/SSTL3標準，支持LVDS標準。具有可編程的1/0驅(qū)動能力、擺率控制、總線保持、弱上拉等功能。具有48個可編程DSP單元實現(xiàn)數(shù)字信號處理功能。支持主串、從串、主并、被并，內(nèi)置兼容JTAG標準的邊界掃描電路。與同等功能的其他芯片相比具有價格低、性能高以及資源豐富等優(yōu)勢?；谠撔酒筛鶕?jù)用戶配置碼實現(xiàn)定制功能設(shè)計。

EQ2C1000-G213型號的FPGA芯片在工作過程中需要的電源為芯片核心電壓和芯片的1/0接口電壓。前者電壓值為2.5V，后者電壓值為4.5V。本文教學(xué)實驗數(shù)據(jù)采集系統(tǒng)采用的電源方案為：從系統(tǒng)外部引入一個電壓為10V的電源，在為FP-GA芯片外圍電路供電的同時，將剩余的電壓通過變換轉(zhuǎn)變?yōu)?.5V和2.5V的電源，為FPGA芯片供電。FPGA供電電路示意圖如圖1所示。

EQ2CIOOO-G213型號FPGA芯片采用的供電電路為低壓差線性穩(wěn)壓芯片，型號為DN2545的低壓差線性穩(wěn)壓器。該型號低壓插線穩(wěn)壓器最低的輸入輸出電壓差為1.5V，當電流為700mA時，云=允許FPGA芯片的最低輸入輸出電壓差為1.5V。

1.2信號調(diào)理電路設(shè)計

教學(xué)實驗數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)均來自傳感器采集到的信號。根據(jù)實驗的不同類型檢測不同的物理量，選擇不同類型的傳感器設(shè)備，因此存在輸出信號大小難以調(diào)節(jié)的問題。針對這一問題對傳感器進行檢測，并將輸出的信號轉(zhuǎn)入到信號調(diào)理電路中，通過調(diào)整輸入到模擬數(shù)字轉(zhuǎn)換器電路的信號平與模擬數(shù)字轉(zhuǎn)換器的測量范圍匹配，提高模擬數(shù)字轉(zhuǎn)換器在測量過程中的分辨率。

信號調(diào)理電路是由程控放大電路與低通濾波電路組成，成孔放電電路的放大倍數(shù)會根據(jù)具體情況產(chǎn)生變化，而通過FP-GA器件的程序控制會根據(jù)輸入信號的大小而發(fā)生改變，保證當輸入不同大小的信號時，輸出的信號的變化幅度不大，仍保持在相同的范圍以內(nèi)。調(diào)理電路中的主要組成為濾波電路，當系統(tǒng)開始對教學(xué)實驗的數(shù)據(jù)采集時，傳感器監(jiān)測到的信號通常情況下時由多個不同頻率的分量構(gòu)成的，在采集過程中信號中除了有效信息外，還包含一定的噪聲信號，影響采集精準度因此采用合理的電路選擇性的將干擾信號過濾，完成信號調(diào)理電路的主要工作。

1.3模擬數(shù)字轉(zhuǎn)換器設(shè)計

模擬數(shù)字轉(zhuǎn)換器的精準度直接影響本文教學(xué)實驗數(shù)據(jù)采集系統(tǒng)的精準度和采集速度，因此根據(jù)系統(tǒng)的需要選擇型號為AD9224ARSZ的16位半閃速結(jié)構(gòu)模擬數(shù)字轉(zhuǎn)換器，該型號模擬數(shù)字轉(zhuǎn)換器不僅具備高速模擬數(shù)字轉(zhuǎn)換的功能，其內(nèi)部還具備采樣保持電路，簡化外圍電路設(shè)計?？梢詫纹瑱C、PLC/DCS、儀器儀表輸出PWM方波信號的占空比經(jīng)隔離轉(zhuǎn)換為標準4-20mA/0-10V模擬信號，實現(xiàn)單片機PWM信號的隔離放大和顯示控制功能。模擬數(shù)字轉(zhuǎn)換器同一模塊內(nèi)集成了多路高隔離DC/DC電源、模擬放大與變換電路、PWM信號隔離控制電路等，適用于在教學(xué)實驗過程中將實驗產(chǎn)生的PWM信號還原隔離變送，單片機、現(xiàn)場總線、以太網(wǎng)物聯(lián)網(wǎng)、PLC/DCS上位機對多路傳感器信號采集和分析。該型號模擬數(shù)字轉(zhuǎn)換器主要性能指標為：10V單電源供電;16位分辨率;最大轉(zhuǎn)換速率為25MSPS;轉(zhuǎn)換數(shù)據(jù)的等待時間為1.5個始終。

外部時鐘信號由AD9224ARSZ的C時鐘信號輸入腳傳輸，由內(nèi)部的時鐘信號發(fā)生器轉(zhuǎn)換為三路時鐘信號，用于驅(qū)動兩路采樣比較器，由編碼器生成數(shù)字信號，由高四位和低四位合并形成最終的14位傳輸數(shù)據(jù)。

2 基于FPGA的教學(xué)實驗數(shù)據(jù)采集系統(tǒng)軟件設(shè)計

本文基于FPGA的教學(xué)實驗數(shù)據(jù)采集系統(tǒng)的軟件部分用于實現(xiàn)FPGA芯片對系統(tǒng)外圍電路的控制，并完成對采集到的教學(xué)實驗數(shù)據(jù)存儲和處理的工作。圖2為本文系統(tǒng)的軟件流程設(shè)計示意圖。

本文系統(tǒng)軟件部分分為模擬數(shù)字轉(zhuǎn)換、數(shù)據(jù)存儲、數(shù)據(jù)處理、數(shù)據(jù)顯示、串行通信控制以及鍵盤按鍵控制六個部分。本文系統(tǒng)的軟件工作流程為：首先，通過對鍵盤的按鍵操作發(fā)出對應(yīng)的信號將模擬數(shù)字轉(zhuǎn)換器啟動，在時鐘信號的控制中，F(xiàn)P-GA芯片內(nèi)部的模擬數(shù)字轉(zhuǎn)換控制將信號有序的轉(zhuǎn)為兩路，并分別存放在存儲器當中，其中一路的信號送到數(shù)據(jù)處理模塊中，完成對數(shù)據(jù)的快速傅里葉變換，再送人到顯示器中實現(xiàn)對教學(xué)實驗數(shù)據(jù)的實時顯示。另一路通過串行通信控制將信號送人到連接的上位機中完成對數(shù)據(jù)全面復(fù)雜的處理，并將數(shù)據(jù)存儲在上位機中。

存儲模塊是在系統(tǒng)運行過程中將存儲器結(jié)成一個環(huán)，并在其內(nèi)部設(shè)定對應(yīng)的讀指針和寫指針，用于完成寫址操作，通過兩個指針的大小判斷存儲器此時的讀寫狀態(tài)。當系統(tǒng)對存儲器進行寫數(shù)據(jù)時，寫指針會隨著數(shù)據(jù)的錄入而增加，當存儲器進行讀數(shù)據(jù)時，讀指針也會隨著數(shù)據(jù)的錄入而增加。為了進一步保證本文系統(tǒng)對教學(xué)實驗數(shù)據(jù)傳輸?shù)臏蚀_性，在使用模擬數(shù)字轉(zhuǎn)換、顯示和通訊時對數(shù)據(jù)進行緩沖處理。

3 實驗論證分析

選用兩臺計算機，其中一臺用于模擬教學(xué)實驗時產(chǎn)生的數(shù)據(jù)，另一臺用于模擬與系統(tǒng)相連接的上位，將實驗數(shù)據(jù)顯示。分別利用本文提出的基于FPGA的教學(xué)實驗數(shù)據(jù)采集系統(tǒng)與傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)對5次教學(xué)實驗過程中產(chǎn)生的數(shù)據(jù)進行采集，并根據(jù)上位機中得到的數(shù)據(jù)信息比較兩個系統(tǒng)對實驗數(shù)據(jù)采集的時間，繪制如圖3所示的實驗結(jié)果對比圖。

根據(jù)對比實驗及圖3中的數(shù)據(jù)可知，本文系統(tǒng)在對5次教學(xué)實驗數(shù)據(jù)采集的最多耗時20.47ms，而傳統(tǒng)系統(tǒng)的5次教學(xué)實驗數(shù)據(jù)采集最多耗時為76.14ms。從總體來看，本文系統(tǒng)的平均數(shù)據(jù)采集時間明顯少于傳統(tǒng)系統(tǒng)。因此通過對比實驗證明，本文提出的基于FPGA的教學(xué)實驗數(shù)據(jù)采集系統(tǒng)有效縮短了教學(xué)實驗數(shù)據(jù)采集的時間，進一步提高了系統(tǒng)的采集效率，充分滿足教學(xué)實驗對數(shù)據(jù)采集高效性和精準性需要。

4 結(jié)束語

數(shù)據(jù)采集時獲取信息的基本手段，通過本文研究提出了一種全新的教學(xué)實驗數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)具備完整數(shù)據(jù)采集與處理的基本功能，可作為教學(xué)實驗設(shè)備使用。通過本文研究希望為數(shù)據(jù)采集系統(tǒng)的實際提供全新的設(shè)計思路。

參考文獻：

[1]任磊磊，余佩炫，羅萃文.基于CompactRIO的中性束高壓平臺電源數(shù)據(jù)采集系統(tǒng)設(shè)計與應(yīng)用[J].計算機測量與控制，2019，27（1）：181-184，189.

[2]張嘉霖，王世隆，魏一鳴，等.基于FPGA硬件時間流與GPS的同步采集系統(tǒng)設(shè)計[Jl.實驗室研究與探索，2019，38（10）：84-87.

[3]楊飛，穆向陽，趙勇勇.基于FPGA的微弱信號高速數(shù)據(jù)采集與處理系統(tǒng)設(shè)計[J].工業(yè)控制計算機，2019，32（11）：48-49，51.

[4]李海濤，李斌康，阮林波，等.用于脈沖輻射場診斷的大動態(tài)范圍數(shù)據(jù)采集系統(tǒng)研制[J].現(xiàn)代應(yīng)用物理，2019，10（4）：83-88.

【通聯(lián)編輯：張薇】

基金項目：本項目由黃河交通學(xué)院焦作市面向現(xiàn)代物流服務(wù)業(yè)的RFID工程技術(shù)支持

作者簡介：解博江（1991-），男，河南駐馬店人，碩士研究生，助教，研究方向：智能信息處理;朱永琴（1984-），女，河南鄭州人，學(xué)士，講師，研究方向：數(shù)字系統(tǒng)設(shè)計。