段文娟，劉 博，王金嬋，張金燦，劉 敏，孟慶端

(河南科技大學(xué) 電氣工程學(xué)院，河南 洛陽 471023)

0 引言

近年來，5G、藍牙、IoT和WiFi等無線通信技術(shù)飛速發(fā)展，基于射頻(RF)通信的場景應(yīng)用對其收發(fā)鏈路中集成電路硬件的需求不斷增大，性能要求較高[1-3]。同時，借助CMOS RF技術(shù)的集成和造價優(yōu)勢，基于CMOS工藝的RF電路設(shè)計技術(shù)也不斷成熟，且性能也已逼近乃至超越砷化鉀(GaAs)、異質(zhì)結(jié)(HBT)等高速工藝器件。壓控振蕩器(VCO)是采用CMOS工藝的典型RF電路之一[4-6]。

VCO分為兩個拓撲形態(tài)：以反饋環(huán)形反相器鏈為代表的多諧振蕩器和以LC網(wǎng)絡(luò)為代表的諧波振蕩器(也稱正弦振蕩器)。與前者相比，電容電感型壓控振蕩器(LC-VCO)具有更穩(wěn)定、高振頻、優(yōu)良頻譜特性等優(yōu)點。同時，作為鎖相環(huán)、時鐘恢復(fù)電路和頻率綜合器的核心組件，LC-VCO在無線射頻通信中應(yīng)用最廣，其性能的好壞對高頻信號的產(chǎn)生、調(diào)制乃至加密起著決定性的作用。

相位噪聲(PN)作為VCO的關(guān)鍵性能參數(shù)之一，嚴重影響系統(tǒng)的信息傳輸質(zhì)量和信號可靠性。相位噪聲主要來源于內(nèi)部器件高速切換工作時的白噪聲和1/f噪聲(一種低頻噪聲,其中f為頻率)[7]，其值直接決定頻率基準源的高頻特性。另一方面，無線微波通信的高頻特性將導(dǎo)致硬件電路的耗電量極大，VCO更是其中工頻最高、功耗最大的電路模塊之一[8-9]。因此，在確定振蕩頻率和保證調(diào)諧范圍的同時，提升VCO的相噪性能和降低功耗已成為重要課題[10-15]。

文獻[10]提出一種新型LC-VCO拓撲，以外部偏置電流源代替尾電流源，有效抑制了尾電流噪聲的引入，顯著提升了相噪性能。VCO以-128.4 dBc/Hz@1 MHz的相噪和4.2 mW的低功耗實現(xiàn)了189.8 dBc·Hz-1的優(yōu)值，綜合性能優(yōu)異。

因此，本研究基于0.13 μm工藝設(shè)計[10]，相噪性能優(yōu)異的VCO作為優(yōu)化對象，采用更低的65 nm CMOS RF工藝進行改進設(shè)計。通過使用有源MOS器件等效替代電容、電阻等無源器件，在維持原有良好相噪性能的同時，以期降低功耗，此外也將大幅節(jié)省版圖面積，避免了無源器件的生產(chǎn)工藝偏差引起的電路性能退化。整個優(yōu)化設(shè)計以理論分析和精準建模為基礎(chǔ)，最終獲得了相噪和功耗同步改善，綜合優(yōu)值良好的理想結(jié)果，展示了該設(shè)計和改進方法的合理性和有效性。

1 低相位噪聲壓控振蕩器

考慮VCO具有周期性變化的時變特性，為相位噪聲精確建模和分析對于提升其性能具有重要意義。文獻[10]提出了一種基于脈沖敏感函數(shù)(ISF)[7]的VCO架構(gòu)，理論上通過計算ISF的傅里葉系數(shù)，可有效預(yù)測和定量分析外部偏置電路的注入電流對相位噪聲的影響。該電路拓撲如圖1所示。

圖1 已有的低相位噪聲VCO電路結(jié)構(gòu)

該VCO電路中，L1、L2、C1、C2、CT1和CT2構(gòu)成諧振腔，由上一級輸入信號Vtune控制VCO的中心振蕩頻率fc和可調(diào)諧范圍TR；M5、M6和電流源構(gòu)成外部偏置電路，為主諧振電路提供穩(wěn)定的驅(qū)動電流IB；M1、M2為交叉耦合的NMOS負阻單元，用以給LC諧振回路持續(xù)提供振蕩能量。

與傳統(tǒng)交叉耦合VCO相比，該電路在結(jié)構(gòu)上有兩個特點：

1) 在交叉耦合NMOS對管M1、M2的源極串聯(lián)PMOS對管M3、M4，在左、右兩條支路充當獨立電流源，以取代傳統(tǒng)拓撲中的尾電流源。這種連接可在近地尾部形成一個低阻態(tài)接地回路，使低頻噪聲通過該回路流出，有效降低尾電流源的引入噪聲在諧振調(diào)制過程中疊加在不同頻域上的相位噪聲。同時，調(diào)節(jié)外部偏置電流可直接開啟和關(guān)閉PMOS對管，進而控制振蕩器的輸出切換。

2) VCO輸出端連接一組RC高通濾波網(wǎng)絡(luò)，該結(jié)構(gòu)在有效實現(xiàn)振蕩器輸出濾波和選頻的同時，RC取值又可控制PMOS對管的開關(guān)時間，進而調(diào)整振蕩頻率。

2 壓控振蕩器改進設(shè)計

在前述VCO電路的基礎(chǔ)上，使用有源MOS晶體管取代該電路中的可變電容CT1、CT2和RC高通濾波網(wǎng)絡(luò)中的電容對C1、C2和電阻對R1、R2，以期降低工作功耗，減少后端設(shè)計時的版圖面積，同時抑制無源器件由生產(chǎn)工藝誤差導(dǎo)致的精度失配，進而提升整體電路性能。改進設(shè)計后的VCO電路如圖2所示。

圖2 本文提出的改進型VCO電路

該VCO結(jié)構(gòu)同時也是電壓控制型負阻振蕩器，M1、M2為壓控負阻器件，其與上端LC諧振并聯(lián)回路“二端”連接從而實現(xiàn)自激振蕩。因此，為滿足VCO的起振和2.4 GHz中心振蕩頻率的設(shè)計要求，首先要針對電路進行理論建模和分析。如圖3所示，對主諧振電路部分建立負阻模型，同時結(jié)合小信號電路分析，最終確定VCO起振條件、振蕩頻率和電路設(shè)計參數(shù)的關(guān)系。

圖3 LC-VCO基于負阻振蕩器的建模和等效

圖3(a)中，Rp是等效LC諧振腔中的寄生電阻，該寄生將引起振蕩能量的損失。-Rin為等效輸入負阻，該部分為LC回路的持續(xù)振蕩提供能量。同時，為保證VCO的起振，Rin必須小于Rp?；谥髦C振電路的簡化模型，同時忽略M3、M4看作理想電流源時對負阻單元的影響，根據(jù)圖3(c)中的小信號等效電路可列出以下方程：

Vin=Vgs2-Vgs1

(1)

iin=i1-i2=gm1Vgs1-gm2Vgs2

(2)

由式(1)、(2)推導(dǎo)出Rin，可記述為

(3)

式中：Vin為負載單元的輸入電壓；Vgs1,Vgs2為負阻管M1和M2的柵源電壓；iin為負載單元的輸入電流；i1,i2分別為流經(jīng)兩條支路的電流；gm1和gm2分別為負阻管M1和M2的跨導(dǎo)。由于差分對管尺寸相同，可得gm1=gm2=gm，則有

(4)

因此，可定量推導(dǎo)出該VCO的起振條件是-Rin=2/gm

在實現(xiàn)振蕩功能后，不考慮器件寄生電容的影響，可推算VCO的振蕩頻率。因為諧振腔由電感L、C1、C2、等效可變電容(MT1、MT2)及RC高通回路的等效電容(MC1、MC2)并聯(lián)構(gòu)成，所以中心振蕩頻率可表示為

(5)

式中CMT1、CMC1分別表示等效電容晶體管MT1、MC1的等效電容值。

在本文提出的VCO設(shè)計中，采用NMOS取代可變電容CT是關(guān)鍵的改進設(shè)計環(huán)節(jié)，其目的是避免無源器件帶來版圖面積的激增和降低電路功耗。使用MOS晶體管替代常規(guī)電容將面臨有源器件的非線性特性，找到合適的晶體管尺寸以滿足振蕩器整體的性能要求是此次設(shè)計的難點。此外，根據(jù)式(5)，設(shè)計中還要選取合適的電感和電容以實現(xiàn)2.4 GHz的中心頻率，且需要盡可能擴大可調(diào)諧頻率范圍。

經(jīng)過大量手工計算結(jié)合仿真分析，最終確定了諧振腔器件參數(shù):L1=L2=15 nH，C1=C2=210 fF，等效可變電容NMOS管的溝道尺寸(W/L)MT=20 μm/0.2 μm(其中W,L分別為晶體管溝道寬度和長度)。圖4為該NMOS的CMT隨輸入電壓的變化曲線。在0～1.8 V的振蕩調(diào)諧電壓范圍內(nèi)，NMOS等效柵氧容值將從16.02 fF上升到65.13 fF。該容值變化范圍可有效覆蓋VCO在2.4～2.48 GHz的振蕩頻率及80 MHz的可調(diào)諧范圍，同時在VCO瞬態(tài)仿真和噪聲分析中也顯現(xiàn)了良好的相噪特性和可接受的電路功耗。

圖4 NMOS等效柵氧電容隨輸入電壓的變化曲線

針對輸出端的RC高通濾波網(wǎng)絡(luò)，分別使用有源NMOS管取代電阻R，用PMOS代替電容C。圖2中，PMOS電容管MC1、MC2的柵極為振蕩器輸出，漏源兩極短接后連接M3、M4柵極。該接法使MC1、MC2的柵壓高于其源漏極電壓，保證VCO在工作時MC1、MC2始終處于截止狀態(tài)，這樣可使等效電容盡可能恒定及易設(shè)計調(diào)試和理論計算。通過對MC單管的仿真掃描分析，最終選取PMOS電容管的溝道尺寸(W/L)MC=20 μm/0.2 μm，其容值隨柵壓Vg的變化情況如圖5所示。從結(jié)果可進一步驗證，電容值的波動確實較小，在實際振蕩器的電路仿真中，測得MC1、MC2的平均電容值約為16 fF。進一步在設(shè)計RC網(wǎng)絡(luò)時，將MC看作恒定電容來調(diào)整電阻管MR的尺寸，通過迭代設(shè)計，確定MR的溝道尺寸(W/L)MR=0.2 μm/ 5 μm。不考慮電路中寄生電容的影響，根據(jù)式(5)可推算VCO的頻率為2.451～2.641 GHz，已接近VCO的理想工作頻率。

圖5 PMOS等效柵氧電容隨輸入電壓的變化曲線

3 電路仿真結(jié)果和比較

本研究采用TSMC 65 nm/1.8 V CMOS RF工藝和Cadence IC設(shè)計平臺，對提出的改進型VCO電路進行了仿真分析和多項性能對比。

圖6為VCO在改進前、后的瞬態(tài)仿真結(jié)果，并對輸出電壓擺幅進行了比較。由圖可知，盡管改進后的電壓峰-峰值(Vp-p)為1.90 V，小于改進前的3.15 V，犧牲了部分信號增益和輸出擺幅，但仍可維持高于電源電壓1.8 V的正常正弦信號輸出，同時保證了與改進前一致的輸出頻率。

圖6 基于瞬態(tài)掃描的改進前、后VCO輸出幅度比較

圖7為輸入電壓即調(diào)諧電壓從0～1.8 V以0.1 V的步進對振蕩頻率的掃描結(jié)果。由圖可知，三角代表的改進型VCO的振蕩頻率是2.365～2.506 GHz，同時可計算其頻率調(diào)諧為141 MHz。盡管與改進前2.381～2.586 GHz、205 MHz的頻率區(qū)間和頻率調(diào)諧相比較差，但仍可有效覆蓋面向藍牙、WiFi和物聯(lián)網(wǎng)等應(yīng)用的2.420 ～ 2.483 5 GHz ISM標準LS工業(yè)頻段，滿足實際使用要求。

圖7 振蕩頻率仿真及改進前、后對比

另外，對VCO的相位噪聲隨偏移頻率的變化進行掃描分析和記錄，其結(jié)果如圖8所示?；诶碚撚嬎憬Y(jié)合手工調(diào)試的優(yōu)化結(jié)果，該VCO的相噪能夠達到-127.272 dBc/Hz@1 MHz，比改進前的-119.001 dBc/Hz@1 MHz有所提高。同時通過功耗仿真，在該相噪值下，電路的平均功耗低至1.323 mW，實現(xiàn)了良好的相噪和功耗的綜合性能。

圖8 相位噪聲仿真及改進前、后對比

為進一步驗證本研究提出的VCO的良好性能，將該VCO與近期發(fā)表的多個設(shè)計實例進行綜合性能比較和評價，其結(jié)果如表1所示。為進行科學(xué)合理的評估，采用表示VCO在中心頻率、相位噪聲及功耗方面綜合性能的優(yōu)值(FoM)作為評估指標，F(xiàn)oM為

(6)

式中：Δf=1 MHz為偏移頻率；PN(Δf)為VCO在Δf下的相位噪聲；PVCO為VCO的平均功耗。

表1 VCO綜合性能對比

由表1可知，與改進前的初始設(shè)計相比，改進后的VCO無論在相位噪聲還是功耗性能上均得到大幅提升，尤其是電路功耗，以1.8 V高電源電壓工藝實現(xiàn)了1.323 mW功耗值。同時，盡管改進后的相位噪聲(-127.272 dBc/Hz@1 MHz)在所對比的VCO設(shè)計中不是最佳的，但結(jié)合其極低的功耗，綜合考量的FoM值非常優(yōu)秀，以-193.84 dBc·Hz-1實現(xiàn)了所有對比設(shè)計中最佳的綜合特性。該結(jié)果也直接證明了本研究對VCO電路改進優(yōu)化的合理性和有效性。

4 結(jié)束語

本文提出了一種改進型2.4 GHz振蕩頻率低功耗、低相位噪聲的LC壓控振蕩器(VCO)。采用有源MOS晶體管替代VCO拓撲中的無源電阻和電容，基于TSMC 65 nm/1.8 V CMOS RF工藝的仿真分析，結(jié)合理論建模，精準調(diào)試關(guān)鍵電路參數(shù)，最終優(yōu)化了VCO性能。仿真及比較結(jié)果顯示，提出的VCO在相位噪聲和功耗兩項性能指標上均有顯著提升，以1.323 mW的低功耗，實現(xiàn)良好的-127.272 dBc/Hz@1 MHz的相位噪聲，綜合優(yōu)值高達-193.84 dBc·Hz-1，優(yōu)于已知文獻中多數(shù)的VCO架構(gòu)。該結(jié)果證明了本研究的設(shè)計思路及優(yōu)化方法的合理性和有效性，所提出的VCO電路可有效應(yīng)用于5G、藍牙、IoT和WiFi等主流LS頻段的無線通信前端系統(tǒng)。