陳尚權(quán)，呂 翼，趙雪梅，董加和，米 佳，陳彥光，伍 平

(中國(guó)電子科技集團(tuán)第二十六研究所，重慶 400060)

0 引言

晶圓級(jí)封裝(WLP)是近年來快速發(fā)展起來的新型封裝技術(shù)[1]，WLP采用重布線和凸點(diǎn)技術(shù)，能極大地減小封裝體積，實(shí)現(xiàn)了封裝面積和芯片面積比小于1.2。在電子設(shè)備小型化、模組化發(fā)展的趨勢(shì)下，采用WLP封裝的濾波器能更好地滿足移動(dòng)通信等領(lǐng)域小型化的需求。

WLP聲表面波(SAW)濾波器是在完成功能圖形制作的晶圓上，對(duì)整個(gè)晶圓進(jìn)行封裝、測(cè)試。此種封裝技術(shù)能實(shí)現(xiàn)整片晶圓的一次性封裝，加工效率高；每個(gè)晶圓有數(shù)千顆芯片，與傳統(tǒng)封裝技術(shù)對(duì)單個(gè)芯片進(jìn)行操作相比，極大地降低了工藝成本；WLP器件布線短，電極厚，電磁寄生小。具有眾多優(yōu)點(diǎn)的WLP器件正成為SAW濾波器的發(fā)展方向。但WLP封裝器件由于尺寸較小、電極凸點(diǎn)位于封蓋上，劃片后，采用夾具進(jìn)行測(cè)試的方法難以準(zhǔn)確測(cè)量其電性能、且易損壞器件或凸點(diǎn)。本文改進(jìn)了現(xiàn)有GSG探針測(cè)試方法，研究制備專用探卡，解決了WLP器件測(cè)試難題。

1 SAW濾波器設(shè)計(jì)

1.1 低損耗SAW濾波器設(shè)計(jì)模型

低損耗SAW濾波器設(shè)計(jì)普遍采用COM模型[2-3]，COM模型能分析換能單元在壓電晶體表面的聲電效應(yīng)。其響應(yīng)關(guān)系用P矩陣形式表示為

[At1,At2,I]T=[Pij][Ai1,Ai2,V]T

(1)

式中：At,Ai分別為輸入、輸出響應(yīng)；下角1,2為聲端口；I為電流;V為電壓。通過邊界條件可解得一個(gè)3×3的P矩陣。通過P矩陣的級(jí)聯(lián)，可以分析不同結(jié)構(gòu)的濾波器響應(yīng)。

1.2 WLP封裝阻抗元結(jié)構(gòu)SAW濾波器

常用的低損耗SAW濾波器的結(jié)構(gòu)為阻抗元結(jié)構(gòu)，其基本原理是利用反射柵和換能器構(gòu)成的諧振器，采用COM模型分析單個(gè)諧振器的響應(yīng)，每個(gè)諧振器單獨(dú)設(shè)計(jì)。通過串、并電連接的方式構(gòu)成濾波器。本文封裝尺寸為1.1 mm×0.9 mm×0.5 mm，尺寸較小，因此設(shè)計(jì)方案選擇諧振器數(shù)量較少的雙T型阻抗元結(jié)構(gòu)，同時(shí)輸入、輸出對(duì)稱，實(shí)現(xiàn)小型化設(shè)計(jì)。在版圖設(shè)計(jì)時(shí)，考慮到器件尺寸小，實(shí)際裝配到電路應(yīng)用中，需避免直通對(duì)器件性能的惡化。因此，設(shè)計(jì)的輸入、輸出接口為對(duì)角。本文選擇41°Y-XLiNbO3作基底材料。材料參數(shù)如表1所示。COM參數(shù)通過有限元法理論計(jì)算提取并經(jīng)過工藝進(jìn)行了驗(yàn)證。本文工作頻率為L(zhǎng)波段，封裝引起的電磁寄生對(duì)阻抗元結(jié)構(gòu)的頻率響應(yīng)有較大影響，采用等效的電容、電感建立集總參數(shù)封裝模型。因?yàn)閃LP封裝和傳統(tǒng)表貼封裝結(jié)構(gòu)有較大區(qū)別，故采用仿真與工藝驗(yàn)證相結(jié)合的方法，準(zhǔn)確獲取了WLP封裝的寄生參數(shù)。

表1 材料參數(shù)

1.3 濾波器結(jié)構(gòu)及仿真

圖1為雙T型阻抗元SAW濾波器電路結(jié)構(gòu)。圖中，IE1、IE2、IE3為諧振器,其輸入、輸出對(duì)稱，L為封裝寄生電感，Cp為封裝寄生電容。設(shè)計(jì)時(shí)，輸入?yún)?shù)包含芯片結(jié)構(gòu)參數(shù)、材料COM參數(shù)、WLP封裝寄生參數(shù)。結(jié)構(gòu)參數(shù)主要有諧振器的周期、孔徑、占空比等參數(shù)；材料COM參數(shù)由膜厚和壓電基底決定；封裝寄生參數(shù)由電磁效應(yīng)決定。采用梯度下降法，優(yōu)化3種類型諧振器的周期、孔徑、換能器對(duì)數(shù)等，參數(shù)如表2所示，獲得了相對(duì)帶寬約為5.8%的帶通濾波器，如圖2所示。

圖1 雙T型阻抗元結(jié)構(gòu)

表2 諧振器部分參數(shù)

圖2 器件仿真結(jié)果

2 WLP封裝工藝

WLP封裝將芯片進(jìn)行鈍化處理，在其表面覆蓋聚酰亞胺(PI)或Si固體介質(zhì)材料，以實(shí)現(xiàn)器件的封裝。采用重布線技術(shù)將I/O接口以陣列方式分布在介質(zhì)材料上，并進(jìn)行凸點(diǎn)制作，完成器件接口制作。本文封裝覆膜材料為Si，能提升WLP器件在模塊化中模壓能力。與傳統(tǒng)封裝技術(shù)相比，封裝、測(cè)試在劃片工序前完成。WLP封裝的主要工藝流程，如圖3所示。

圖3 封裝流程

凸點(diǎn)技術(shù)是WLP封裝的關(guān)鍵技術(shù)，本文采用solder ball植球的方式實(shí)現(xiàn)凸點(diǎn)制作。與其他技術(shù)相比，其成本低，工藝穩(wěn)定及能實(shí)現(xiàn)小球制作[4]。圖4為產(chǎn)品實(shí)物圖。

圖4 劃片后產(chǎn)品

3 WLP器件在線測(cè)試

本文采用WLP封裝器件在劃片前進(jìn)行測(cè)試工序。準(zhǔn)確測(cè)試芯片性能指標(biāo)，即可以及時(shí)反饋研發(fā)結(jié)果，減少工藝制作周期。同時(shí)也能避免不合格產(chǎn)品進(jìn)入后道工序，減少經(jīng)濟(jì)損失。準(zhǔn)確完成芯片檢測(cè)，成為WLP器件制作的一個(gè)重要環(huán)節(jié)。

3.1 傳統(tǒng)探針

SAW器件芯片的傳統(tǒng)測(cè)試方法采用GSG探針的方式，探針頭對(duì)金屬電極或金屬凸點(diǎn)進(jìn)行接觸連接，實(shí)現(xiàn)對(duì)濾波器芯片的測(cè)試。此種類型探針頭數(shù)量不超過4個(gè)，包含輸入、輸出兩個(gè)信號(hào)接口，其余接地。本文采用的WLP封裝外殼有8個(gè)端口，探針頭數(shù)量無法覆蓋全部的接口，采集的信號(hào)不完整，造成探針測(cè)試的結(jié)果和實(shí)際器件性能差異很大，無法準(zhǔn)確判斷芯片性能，圖5為GSG探針測(cè)試結(jié)果。帶外抑制和通帶指標(biāo)與實(shí)際響應(yīng)差距較大。

圖5 探針測(cè)試結(jié)果

3.2 專用探卡

WLP封裝濾波器尺寸小，采用夾具測(cè)試易引入電磁寄生，測(cè)試結(jié)果與實(shí)際有差異，且易損壞器件。本文設(shè)計(jì)制備了專用探卡(見圖6)，實(shí)現(xiàn)了WLP器件的測(cè)試，隨后將濾波器裝配在實(shí)際使用的電路板上，進(jìn)行測(cè)試對(duì)比。

圖6 探卡印制板及針頭分布

探卡主要包括探針頭、印制板和引線。探針頭是探卡的最重要部分，其需要具有良好的力學(xué)性能和電學(xué)性能。探針和器件金屬凸點(diǎn)既要保持良好接觸，又不能應(yīng)力過大而破壞金屬凸點(diǎn)。同時(shí)保證接觸電阻要小，材料選擇有良好機(jī)械和電學(xué)性能的BeCu合金。探針的結(jié)構(gòu)為懸臂梁式，根據(jù)材料力學(xué)，懸臂梁的尖端最大撓度ωmax由梁的厚度決定[5]：

(2)

式中：E為楊氏模量;b為梁寬度;L為梁長(zhǎng)度;h為梁厚度;F為針尖受力。懸臂梁的彈性系數(shù)K為

(3)

由此可對(duì)金屬凸點(diǎn)的受力情況進(jìn)行分析,避免受損。

探針頭數(shù)量有8個(gè)，其中6個(gè)獨(dú)立接地。探針頭之間的最短距離為250 μm，探針可在x，y，z3個(gè)方向移動(dòng)，可以調(diào)節(jié)與金屬凸點(diǎn)的接觸位置和對(duì)金屬凸點(diǎn)施加的應(yīng)力。x，y方向的調(diào)節(jié)精度可達(dá)2 μm，z方向的調(diào)節(jié)精度為1 μm，可以實(shí)現(xiàn)探針和待測(cè)器件良好接觸。工作頻率為1 GHz時(shí)，接觸電阻小于0.5 Ω，導(dǎo)電性能好。探針間的特征阻抗大于500 MΩ，隔離性好，可以用于高頻測(cè)試。

印制板上有引線電路連接探卡的引出端口和探針頭，且印制板有較高的平整度要求，以確保探針頭和濾波器的良好接觸。印制板上的引出端口由外部連接線和網(wǎng)絡(luò)分析儀連接，完成器件的測(cè)試。圖7為探卡測(cè)試結(jié)果。

圖7 探卡測(cè)試結(jié)果

為了驗(yàn)證探卡測(cè)試的準(zhǔn)確性，將同一器件裝配在實(shí)際使用的電路上，用相同儀器進(jìn)行測(cè)試，兩者間的對(duì)比如圖8所示。

圖8 探卡測(cè)試與實(shí)際電路測(cè)試對(duì)比

4 結(jié)束語

本文選擇了一種雙T型的阻抗元結(jié)構(gòu)，采用WLP封裝技術(shù)，實(shí)現(xiàn)了一款基于WLP封裝聲表面波濾波器的研制。產(chǎn)品體積僅為1.1 mm×0.9 mm×0.5 mm，可以用于手機(jī)射頻前端等領(lǐng)域的模塊中，能極大地減小模塊體積。針對(duì)WLP封裝濾波器難以測(cè)試的問題，研究制備了一種專用的探卡，能較準(zhǔn)確地完成整片晶圓濾波器的測(cè)試工作。本款濾波器的研制方法適用于其他不同切型材料的基于WLP封裝的聲表面波濾波器研制。