孔令飛

摘 要：在信息傳輸中主要有著兩種方式，一種是采用電信號傳輸，另一種是采用光信號傳輸，在本文闡述中主要是對光纖技術(shù)的雷達高速通信技術(shù)分析。

關(guān)鍵詞：光纖技術(shù)；雷達高速；通信技術(shù)

前言

隨著信息社會到來，需在傳輸信息技術(shù)中有著更高要求。采用光纖傳輸信號，能夠?qū)崿F(xiàn)高速傳輸要求。因此在信息傳輸方式中，主要采用的傳輸是光纖傳輸模式。

1.光纖技術(shù)的雷達高速通信系統(tǒng)硬件結(jié)構(gòu)

在這個系統(tǒng)的設(shè)計中主要目的是完成光纖數(shù)據(jù)的基帶信號校驗調(diào)節(jié)、校驗、接受等功能，最后是輸出中頻模擬信號。

系統(tǒng)在設(shè)計時主要包括了五個部分的電路模塊單元：（1）時鐘驅(qū)動單元：這個部分包括兩個方面的內(nèi)容，一個是時鐘驅(qū)動器，另一個是變壓器，兩個方面的內(nèi)容主要是對時鐘輸出的信號處理，而且還需要對FPGA提供時鐘作用[1] 。（2）光纖通信單元：這個方面內(nèi)容主要包括三個部分，一個是光收發(fā)器；另一個是高速串行器，最后是一個是外圍電路，這個部件的主要功能是對光電的轉(zhuǎn)換，以及在高速串行數(shù)據(jù)串或者是并之間轉(zhuǎn)換。（3）FPGA單元：這個方面內(nèi)容主要包括三個方面，一個是FPGA芯片，另一個是配置電路，最后一個是外圍電源。這個部分中是整個系統(tǒng)核心部分，主要是對數(shù)據(jù)校驗、采集工作，以及對相關(guān)元件的配置功能。（4）數(shù)字正交調(diào)制單元：這個方面內(nèi)容主要包括兩個部分，一個是數(shù)字上變器，另一個是低通濾波器。這個部件的主要功能是該電路將基帶數(shù)據(jù)進行上變頻，并且轉(zhuǎn)換成為中頻信號以后輸出。（5）電源供電單元：這個電源的主要作用是為系統(tǒng)提供電源。

1.1時鐘處理單元

時鐘單元的主要作用是對輸出的時鐘信息開展處理工作，處理過程中需要把時鐘信號處理成為FPGA專用的時鐘引腳，而且還要兼容倆種信號，一種是LVPECL信號，另一種是LVDS電平信號，整個的電路單元中是采用MC100ES6210為核心。

1.2光纖通信單元

光纖通信單元主要由三個部分組成，一個是光收發(fā)器，另一個是高速串行器，最后一個是解串器電路。這個部件功能主要是起到兩個方面作用，一個是光電信號轉(zhuǎn)換，另一個是數(shù)據(jù)流的串和并轉(zhuǎn)換。

光收發(fā)器接口電路主要功能是在數(shù)據(jù)流信號轉(zhuǎn)換成為光信號，然后是采用光纖的作用把光信號傳輸出去，或者是接收功能中是把在光纖傳輸?shù)墓庑盘?，轉(zhuǎn)換成為數(shù)據(jù)流信號。在光收發(fā)器中主要采用兩種設(shè)備，一種光接收器，另一個是光發(fā)射器。采用這兩種設(shè)備傳輸?shù)墓庖笫?310nm，采用光纖器傳輸?shù)木嚯x最遠是可以到達10公里。

2.FPGA設(shè)計流程

在對FPGA設(shè)計的輸入流程中具體內(nèi)容在圖1中表述。

圖1 FPGA設(shè)計流程圖

2.1設(shè)計定義

在一般情況下，采用設(shè)計方案時采用自頂向下設(shè)計方法，設(shè)計過程中需要包括設(shè)計部分分成若干個模塊，然后是把每一個模塊化分為下一層次的基本單元，而且在每一個單元中設(shè)計時需要提出單元的功能要求，設(shè)計人員再根據(jù)功能模塊的要求對每一個模塊開始設(shè)計工作。

2.2硬件描述語言

目前影響硬件語言標(biāo)準(zhǔn)主要有兩種，一種是HDL，另一種是IEEE。在這兩種標(biāo)準(zhǔn)中又產(chǎn)生兩種硬件描述語言，一種是VHDL，另一種是HDL，這樣的兩種硬件描述語言。在采用HDL語言描述時有著三個方面的特點，一個是強大的建模能力，另一個是良好的擴展性能，最后一個是使用的語法簡潔，正是有著這三個方的作用，所以這種語言描述有著逐漸廣泛使用的趨勢。此外在FPGA各生產(chǎn)廠家推出產(chǎn)品時也會附帶專用的語言。HDL在輸出方向上有著很強的移植性，而且在通用性能上也是非常好，這些功能便于模塊的劃分。HDL使用設(shè)計中，這種語言主要是采用在大規(guī)模的集成電路的設(shè)計中采用，在本次設(shè)計的原理中，也主要是采用HDL語言來進行編程處理。

2.3功能仿真

功能仿真主要是對邏輯功能進行測試，這種測試工作開展是不會關(guān)系到具體的部件表現(xiàn)出的物理狀況。

2.4邏輯綜合

在邏輯綜合中所講述的綜合，主要包括兩個方面內(nèi)容，一個是給定的邏輯輸出，另一個是給定的約束條件，通過采用對FPGA的軟件開發(fā)以后，實現(xiàn)性能優(yōu)化處理，獲得一個滿足約束要求的電路實施方案。邏輯綜合設(shè)施需要滿足兩個條件，一個是邏輯設(shè)計的描述，另一個是邏輯設(shè)計的約束條件，邏輯綜合的結(jié)果是一個硬件電路的實現(xiàn)方案。因此可以這樣講，邏輯綜合的過程其實是系統(tǒng)設(shè)計優(yōu)化的一個過程，也可以看著是系統(tǒng)設(shè)計實現(xiàn)的一個過程，最后獲得的電路結(jié)果中不僅和綜合器的工作性能有關(guān)系，還和物理元件有著直接關(guān)系。

2.5布線和布局

布局的主要內(nèi)容是指在采用FPGA開發(fā)軟件中，這種軟件生成的網(wǎng)標(biāo)信息，將硬件電路的實施方案分配到器件的內(nèi)部具體位置。布線主要是指在采用的FPGA開發(fā)軟件中根據(jù)布局完成的相應(yīng)結(jié)果，然后實現(xiàn)對所有電氣連接。一般的情況中如果使用約束條件，F(xiàn)PGA是可以開展有目的操作，這種有著目標(biāo)操作可以有效實現(xiàn)布線和布局結(jié)果在某種程度上實現(xiàn)最優(yōu)化效果。FPGA在設(shè)計時是否成功其關(guān)鍵因素是兩個，一個是布局，另一個是布線。

2.6后防真

后仿真中主要指的內(nèi)容是采用FPGA設(shè)計軟件進行開發(fā)以后對已經(jīng)實現(xiàn)的設(shè)計進行仿真，以此來分析設(shè)計的功能在實際使用過程中能否滿足設(shè)計需要。

2.7靜態(tài)時序分析

在靜態(tài)時序分析中可以是在FPGA設(shè)計最重要的一個步驟，而且在開展這方面設(shè)計工作時也是工作量最大的一個。靜態(tài)時序分析是不需要用戶產(chǎn)生輸入測試激勵，它是允許設(shè)計者采用詳細的分析，特別是對關(guān)鍵路徑分析，以此來獲得時序報告，這種報告的獲得能夠使其計算出各種性能的滿足條件。在采用靜態(tài)時序分析中，是整個FPGA設(shè)計的重點，如果在采用靜態(tài)分析中發(fā)現(xiàn)時序不能夠滿足設(shè)計要求時，這種情況中需要重新開展邏輯綜合、布局和布線、后仿真和靜態(tài)時序分析這四個方面的工作內(nèi)容。

2.8系統(tǒng)測試

在開展的功能仿真正確的前提下，以及在時序仿真的正確的前提下，將綜合后形成的位流通過JTAG電纜下載到具體的FPGA芯片中，進行實際器件進行物理測試，當(dāng)?shù)玫秸_的驗證結(jié)果后就證明設(shè)計的正確性，再對FPGA配置或者投片生產(chǎn)。

結(jié)束語

綜上所述，在光纖技術(shù)的雷達高速通信技術(shù)分析主要包括兩個方面的內(nèi)容，一個是光纖技術(shù)的雷達高速通信系統(tǒng)硬件結(jié)構(gòu)，另一個是FPGA設(shè)計流程，在光纖技術(shù)的雷達高速通信技術(shù)設(shè)計中，最關(guān)鍵的是對FPGA設(shè)計，做好這方面的工作，實現(xiàn)對光纖技術(shù)的雷達高速通信技術(shù)有效掌握。

參考文獻：

[1] 趙麗嘉，孫旭東，楊杰.基于光纖技術(shù)的雷達高速通信技術(shù)研究[J].通訊世界，2017（18）：51-52.

（作者單位：廊坊開發(fā)區(qū)中油新星電信工程有限公司）