陳 勇 王 冰

(中國電子科技集團公司第三十八研究所 合肥 230088)

0 引言

現(xiàn)代電子戰(zhàn)中，面臨密集、復雜和捷變的電子信號環(huán)境，電子偵察系統(tǒng)必須全頻段、全方位、實時準確、高分辨率的測量雷達信號的各項參數(shù)。這對電子戰(zhàn)接收機線性度、動態(tài)范圍、靈敏度、瞬時動態(tài)等指標提出越來越高的要求。接收機中有些指標又是相互制約，這就需要設計師統(tǒng)籌考慮，精心分解各項指標，優(yōu)化接收系統(tǒng)設計[1]。

1 接收系統(tǒng)的組成

本文介紹了一種X波段接收系統(tǒng)的設計思路。接收系統(tǒng)主要包括：低噪聲放大器、寬帶變頻、寬帶數(shù)字接收機(A/D)、波形產生(D/A)、激勵上變頻、頻率源、時序控制、電源等部分。

各主要組成部分功能如下：

1)限幅低噪放

限幅低噪放模塊包括限幅器、低噪聲放大器、數(shù)控衰減器等，完成X波段接收信號的放大，內置31dB衰減控制。

2)寬帶變頻

寬帶變頻模塊完成射頻信號到中頻信號的頻率變換，以便數(shù)字接收完成模數(shù)變換。寬帶變頻模塊分4路把8GHz～12GHz信號變?yōu)?路2.4GHz中頻、帶寬1.2GHz的中頻信號，4路拼接以滿足瞬時帶寬4GHz要求。

3)數(shù)字接收機

數(shù)字接收機完成中頻信號的A/D變換、數(shù)字下變頻，處理后的數(shù)據(jù)通過光纖傳輸給信號處理系統(tǒng)分系統(tǒng)。

4)頻率源

頻率源包含時鐘、本振等模塊。為整個系統(tǒng)提供基準時鐘，以及為寬帶變頻模塊提供相參本振信號。

5)時序控制

時序控制單元通過光接口與數(shù)據(jù)處理端光纖連接，完成對接收通道、數(shù)字接收模塊、頻率源、激勵通道、電源等整個接收系統(tǒng)的時序控制功能。

6)波形產生模塊

波形產生模塊完成2.4GHz中頻信號的產生。產生的2.4GHz中頻信號送激勵上變頻，產生系統(tǒng)幅相校正所需的校正信號。

7)激勵上變頻

激勵上變頻完成1.8GHz～3GHz中頻信號的濾波、放大、頻譜搬移，形成8GHz～12GHz信號，送給接收系統(tǒng)校正網絡，完成系統(tǒng)的幅相校正功能。

接收系統(tǒng)組成框圖如圖1所示。

2 關鍵指標分析

2.1 噪聲系數(shù)

接收機噪聲主要來源于兩種，內部噪聲和外部噪聲。噪聲系數(shù)指標反應了接收系統(tǒng)所能偵收到微弱信號電平的能力，決定了系統(tǒng)的偵察作用距離，是接收系統(tǒng)的關鍵指標之一[2]。而系統(tǒng)中單元級聯(lián)的噪聲系數(shù)主要取決于前置的低噪聲放大器(在LNA增益足夠高時)，噪聲系數(shù)公式計算如式(1)：

(1)

低噪聲放大器把放大后的信號通過電纜傳給寬帶變頻模塊，寬帶變頻模塊輸出中頻信號給高速采集[3]，系統(tǒng)級聯(lián)及各單元模塊噪聲系數(shù)及增益如圖2所示：

圖2中低噪聲放大器F1=3dB=2，G1=35dB=3162，變頻模塊噪聲系數(shù)F2=10dB=10,G2=13dB=20，電纜損耗和變頻模塊可看作F2=13dB=20,G2=10dB=10,估算的接收機模擬通道(低噪放至ADC輸入端)噪聲系數(shù)約為:NF=3.02dB。通常將A/D變換器看成是一個附加噪聲源，它對整個系統(tǒng)鏈路的噪聲系數(shù)有一定程度的惡化。根據(jù)組合噪聲系數(shù)的變化來衡量A/D量化噪聲對靈敏度的影響[4]。由經典的噪聲系數(shù)定義，可推導出系統(tǒng)組合噪聲系數(shù)如式(2)：

NFS=NF+10log(M+1)-10log(M)

(2)

(2)式中，M為接收機的輸出噪聲功率與A/D變換器的量化噪聲功率的比值，NF為接收機自身的噪聲系數(shù)，NFS為系統(tǒng)的組合噪聲系數(shù)[5]。由上述公式可知，M值越大，A/D的量化噪聲對接收機與A/D組合后的總噪聲系數(shù)的影響就越小。我們所選擇的AD變換器分辨率為10bit，最大采樣率為5GSPS，典型滿刻度輸入信號電平是0.5VP-P(50阻抗)。據(jù)此可計算該ADC的量化分層電平為Q=500/2^10=0.488mV，對應量化噪聲電平為(Q^2/12)^(1/2)=0.1410mV，折合成50阻抗的功率電平為：-64dBm。根據(jù)接收機的輸出噪聲電平為-35dBm，這樣理想的情況下接收機噪聲電平比量化噪聲電平大29dB(794倍)。按照公式可計算接收支路總噪聲系數(shù)NFS=3.02+10lg(M+1)-10lg(M)=3.02+0.005=3.025dB,由此可看出，當接收機噪聲電平比ADC量化噪聲電平大29dB時，系統(tǒng)噪聲系數(shù)由3.02dB惡化到3.025dB,噪聲系數(shù)指標基本不受影響。靈敏度和噪聲系數(shù)都反映了接收機截獲小信號的能力，實際上是一個指標[6]。靈敏度、噪聲系數(shù)和帶寬之間的換算關系如式(3)：

PRX,min=-114+10log10(BW)+NF

(3)

2.2 動態(tài)、增益、靈敏度

對于寬帶接收系統(tǒng)，接收機的瞬時動態(tài)主要取決數(shù)字接收機的瞬時動態(tài)，即主要由所選ADC芯片來決定。一般情況下，ADC采樣率越高、分辨位數(shù)越低,瞬時動態(tài)越小。本接收系統(tǒng)在2.4GHz中頻上實現(xiàn)了直接采樣，瞬時動態(tài)到達了35dB以上。

按噪聲系數(shù)3.5dB、帶寬1.2GHz計算，可得到接收機的參考靈敏度約為-80dBm。

系統(tǒng)增益的有效分配也較關鍵。增益大了會影響系統(tǒng)的瞬時動態(tài)，增益小了會惡化系統(tǒng)的靈敏度[7]。

根據(jù)所選ADC器件EV10AQ190指標，滿量程輸入時信號電平為-2dBm，因此數(shù)字接收機最高輸入電平為-1dBm(變壓器插入損耗1dB)。實測數(shù)字接收的信噪比為35dB，所以瞬時動態(tài)按35dB設計，則數(shù)字接收機輸入電平范圍為：-1dBm～-36dBm。系統(tǒng)的極限靈敏度電平應該被放大到-36dBm，則系統(tǒng)增益應該為-36-(-80)=44dB。另外，系統(tǒng)增益應盡量設置在靠經天線端，這樣級聯(lián)的噪聲系數(shù)會得到優(yōu)化[9]。

3 接收系統(tǒng)電路設計

3.1 低噪聲放大器

系統(tǒng)的噪聲系數(shù)主要取決于第一級低噪放的噪聲系數(shù)，設計時應盡量把噪聲系數(shù)指標做小。為了防止大信號對接收機可能造成的損壞，輸入端加了限幅器。另外作為接收系統(tǒng)第一級的放大器，增益也不應設置的過高，這樣系統(tǒng)的輸入P-1會受到限制，并且過高的增益對于雙音互調等指標是有不利影響的[8]。為了能擴展系統(tǒng)總動態(tài)范圍，在低噪聲放大器上加入了31dB數(shù)控衰減器，有關參數(shù)如下：

1)增益：35dB±1dB；

2)噪聲系數(shù):<3dB；

3)手動衰減：31dB；

4)帶內起伏：±1dB的幅度；

5)幅度一致性：±0.5dB；

6)相位一致性：±5°。

3.2 寬帶變頻

8～12GHz信號經功分、濾波，放大后分四個頻段，每個頻段覆蓋1.2GHz，相互交迭400MHz，保證200MHz帶寬信號可在任意頻段截獲，實現(xiàn)瞬時帶寬4GHz。經過不同本振混頻至2.4GHz中頻，送給寬帶數(shù)字接收機。

變頻電路的設計主要考慮變頻通道中各信號品種之間的交調，盡量使低次交調不要落在帶內，即使在帶內也要滿足一定的抑制指標[10]。鏡像頻率也要容易濾出。經過分析與計算，擬采用一次變頻方式，根據(jù)數(shù)字接收機中頻最佳采樣原則，瞬時帶寬為1.2GHz時，采樣率定為3.2GHz，通道中頻選擇為2.4GHz。鏡像抑制、交調分析如下：

鏡像頻率距離信號工作頻率較遠，可以通過濾波器濾除到45dB以下。交調干擾存在2次本振和3次信號的交調，理論上對該次以上組合干擾的抑制可達50dB以上，滿足系統(tǒng)瞬時動態(tài)要求。

表1 鏡像與交調分析

3.3 激勵上變頻

DAC產生的中頻信號輸入后首先經過一個2.4GHz的帶通濾波器，濾除帶外頻譜分量，然后經過放大、混頻、濾波、放大產生射頻信號。為了防止在系統(tǒng)非校正態(tài)時，激勵上變頻有不需要的輸出，在最后輸出端加入了開關。系統(tǒng)不校正時，開關打在負載態(tài)。

表2 上變頻交調分析

3.4 頻率源設計

本方案晶振信號為100MHz晶振信號，經過功分放大后產生四路信號。第一路入鎖相模塊后產生12.9GHz信號功分七路并放大，其中五路信號直接輸出，另兩路作為本振信號產生10.9GHz、11.9GHz和13.9GHz信號。第二路晶振信號經過倍頻產生1GHz和2GHz信號與12.9GHz本振信號混頻，經濾波器濾波后產生10.9GHz、11.9GHz和13.9GHz信號，經過功分放大后產生需要的信號；第三路晶振信號經過倍頻濾波功分放大后產生5路1.6GHz信號；第四路晶振信號經過分頻濾波功分放大后產生8路20MHz信號。實現(xiàn)原理框圖如圖6所示：

3.5 數(shù)字接收機

數(shù)字接收機的采樣率為3.2Gbps，這里選擇E2V公司的EV10AQ190高速ADC芯片。該芯片為四通道1.2Gbps的ADC，并且支持交叉采樣功能。把四路ADC合并采樣后實現(xiàn)3.2Gbps的采樣率。LVDS的低壓、高速特性非常適合高速ADC和FPGA之間接口，多路LVDS信號實現(xiàn)ADC到FPGA的高速信號傳輸。FPGA實現(xiàn)數(shù)據(jù)重排，最終完成數(shù)據(jù)的量化。中頻采樣后需進行IQ正交解調，即傳統(tǒng)的DDC。如此高速的數(shù)據(jù)率(3.2Gbps)是不能在FPGA內部實現(xiàn)實時運算的。需采用并行處理技術，以硬件資源換取運算速度。數(shù)據(jù)率為3.2Gbps時，常規(guī)情況下乘法器也應該要工作在3.2GHz上，但顯然不能實現(xiàn)。如果把數(shù)據(jù)以1:16串并轉換后，數(shù)據(jù)率變?yōu)?00Mbps，這時乘法器工作在200MHz上，但所付出的代價是乘法器數(shù)量變?yōu)樵瓉淼?6倍。Xilinx公司的新一代大容量Virtex7系列FPGA擁有2800個乘法器，為并行解調算法提供充分的硬件資源，實現(xiàn)IQ信號的解調。

4 系統(tǒng)性能

針對接收系統(tǒng)的主要技術指標，對設備進行了指標測試，指標符合度如表3所示：

表3 主要測試指標

5 結束語

本文闡述了一個X波段偵察定位接收系統(tǒng)的設計。給出了接收系統(tǒng)指標設計方法，詳細描述了接收機各模塊的具體設計?；趯拵?shù)字接收及軟件無線電思想，通過4個1.2GHz拼接為瞬時帶寬為4GHz的寬帶偵察接收機，提高了偵察整機設備的截獲概率，在工程實踐中有較高的應用價值。