王慧麗,馮全源

(西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院微電子研究所,成都 611756)

一種結(jié)構(gòu)簡單的新型CMOS欠壓保護電路*

王慧麗,馮全源*

(西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院微電子研究所,成都 611756)

分析了兩種傳統(tǒng)欠壓保護電路的工作原理及優(yōu)缺點,在此基礎(chǔ)上提出一種新穎的欠壓保護電路。電路采用電流比較的方式,不依賴比較器、基準(zhǔn)電源等輔助結(jié)構(gòu),結(jié)構(gòu)簡單,具有良好的獨立性和穩(wěn)定性;此外,有源器件中僅使用了MOS管,工藝實現(xiàn)容易,更便于集成。仿真結(jié)果表明,當(dāng)電源電壓在2.5 V～3.0 V之間變化時,電路欠壓保護功能正常,并具有90 mV的遲滯,可有效防止電源電壓波動引起的誤觸發(fā)。

欠壓保護;獨立;工藝易實現(xiàn);遲滯

隨著科學(xué)技術(shù)的發(fā)展,各種消費電子產(chǎn)品越來越深刻地影響著人們的工作、生活,而任何電子設(shè)備都離不開穩(wěn)定的電源。工作在電壓較低的條件下,芯片雖然不會被燒毀,但是如果長時間工作在低電壓條件下,將對芯片產(chǎn)生不良影響,導(dǎo)致芯片的穩(wěn)定性和壽命都大打折扣,因此需要欠壓保護電路來避免這種不利的工作條件[1]。欠壓保護電路的基本要求是:當(dāng)電源電壓低于保護的閾值電壓時,保護電路將自動關(guān)斷芯片并鎖存,而且?guī)в幸欢ǖ倪t滯量,以防止電源電壓波動時引起輸出信號異常跳動[2]。

傳統(tǒng)欠壓保護電路通常需要比較器、帶隙基準(zhǔn)等輔助結(jié)構(gòu),獨立性和穩(wěn)定性不佳,而且需要大量使用三極管,不便于集成。針對這一問題,本文提出了一種新型欠壓保護電路,電路結(jié)構(gòu)簡單,不需要帶隙基準(zhǔn)結(jié)構(gòu)和比較器電路,僅采用純CMOS工藝就能實現(xiàn),便于集成在功率集成電路或各種單片電源芯片中。

1 傳統(tǒng)欠壓保護電路

1.1 比較器欠壓保護電路

文獻[3]采用的是含比較器的欠壓保護電路,如圖1所示。

圖1 比較器型欠壓保護電路架構(gòu)圖

其具體工作原理是:用電阻分壓網(wǎng)絡(luò)對電源電壓VDD進行采樣得到采樣電壓VS,將其與基準(zhǔn)電壓Vref進行比較,輸出欠壓鎖存信號UVLO_OUT,來控制電路系統(tǒng)的關(guān)斷與否,其中遲滯電壓比較器還能保證閾值電壓存在一定的遲滯量。

這種結(jié)構(gòu)工作原理簡單,其中的基準(zhǔn)和比較器電路均可采用現(xiàn)有的成熟結(jié)構(gòu),但其致命的缺點也由此產(chǎn)生:通常情況下,當(dāng)電源電壓過低時,比較器由于偏置電流的問題將不能正常工作,基準(zhǔn)也面臨著非正常工作的風(fēng)險,這將嚴(yán)重制約著保護電路的可靠性。

1.2 BiCMOS欠壓保護電路

BiCMOS欠壓保護電路因其不含比較器、低溫度漂移等諸多優(yōu)點,在近年來的芯片中被廣泛采用[1,4-5]。其基本思想是:將輸入電源電壓轉(zhuǎn)化成電流信號,與基準(zhǔn)電流進行比較,從而輸出邏輯控制信號對系統(tǒng)進行欠壓保護。圖2所示是采用三極管的BiCMOS欠壓保護電路,其具體工作原理如下:R3、Q2、Q4管構(gòu)成widlar電流源,產(chǎn)生基準(zhǔn)電流IREF;R1、Q1、Q2管構(gòu)成電源電壓采樣電路,將電源電壓轉(zhuǎn)換成電流信號IVIN,經(jīng)過Q3、M1、M2的鏡像作用,與IREF進行比較。當(dāng)VIN很小時,IVINIREF,反相器I1輸入電壓被拉高,UVLO_OUT=1,系統(tǒng)擺脫欠壓鎖存狀態(tài)正常工作。其中,M3、R2起到遲滯作用。IVIN=IREF時對應(yīng)的電源電壓值即為欠壓保護的閾值電壓Vthreshold,其具體值如式(1)所示。

圖2 BiCMOS欠壓保護電路

(1)

式中:n為三極管Q4與Q2發(fā)射結(jié)面積的比值。閾值電壓Vthreshold具有類似帶隙的溫度特性,因而能保證該欠壓保護電路在溫度范圍內(nèi)的良好性能。此外,由于采用電流比較的思路,電路中不含電壓比較器,較之上節(jié)介紹的比較器型欠壓保護電路,穩(wěn)定性有所提高。然而,電路中大量使用三極管,增加了芯片面積,不利于集成;而且一般的應(yīng)用場合,對欠壓保護的溫度特性要求不高,因此,大量使用三極管的帶隙基準(zhǔn)結(jié)構(gòu)不是特別必要。

2 新型欠壓保護電路

針對上述兩種傳統(tǒng)欠壓保護電路存在的缺點,本文提出了一種新型欠壓保護結(jié)構(gòu)。該結(jié)構(gòu)的基本思想是:利用MOS管的伏安特性,將電源電壓轉(zhuǎn)化為電流信號,與自偏置產(chǎn)生的基準(zhǔn)電流進行比較,從而輸出數(shù)字邏輯信號,對系統(tǒng)進行欠壓保護。具體電路如圖3所示,該電路主要由以下3個部分組成:M1～M4管和R1組成偏置電流產(chǎn)生電路;M5～M7管和R2組成啟動電路;M8～M16管、施密特觸發(fā)器I1以及反相器I2組成欠壓保護核心電路。

圖3 新型欠壓保護電路原理圖

2.1 啟動與偏置電路:

系統(tǒng)上電階段,M6管、R2支路首先導(dǎo)通,產(chǎn)生的電流鏡像到M5管支路,從而拉高M1和M2管的柵極,使偏置電流產(chǎn)生電路擺脫簡并態(tài),開始工作。偏置電路正常工作后,M7管導(dǎo)通,M6管柵極被拉高,啟動電路關(guān)閉。

M1、M2的寬長比之比為8∶1,令kn=μnCox,得到M1和M2管的電流公式分別為式(2)和式(3)。

(2)

(3)

M3、M4的電流鏡作用使得:I1=I2=I。

M1和M2管的柵源電壓之間又存在著以下關(guān)系:

VGSM2=VGSM1+IR1

(4)

將式(2)和式(3)代入式(4)中,解出偏置電流的表達式如式(5)所示,該電流與電源電壓無關(guān),作為欠壓保護電路的偏置電流。

(5)

2.2 欠壓保護核心電路

核心電路中,電流鏡M3、M14、M15的寬長比之比為1∶1∶1。當(dāng)電源電壓VDD較小時,M12管柵極電壓較低,電流驅(qū)動能力較弱,施密特觸發(fā)器I1輸入電壓被M14管拉高,UVLO_OUT=1,電路處于欠壓鎖定狀態(tài),M16管導(dǎo)通。

當(dāng)VDD逐漸升高時,M12管柵極電壓逐漸增大,M12管電流驅(qū)動能力隨之增強。當(dāng)M12管的下拉電流等于M14管和M15管的電流之和2I時,施密特觸發(fā)器發(fā)生翻轉(zhuǎn),UVLO_OUT=0。M12管的電流為:

(6)

對M13、M12通路由KVL可得:

VDD=VSGM13+VGSM12+VDSM11

(7)

將式(6)代入式(7)中,可得到翻轉(zhuǎn)點對應(yīng)的電源電壓,即欠壓保護電路的閾值電壓,其具體值為:

(8)

當(dāng)VDD由高變低時,M12管柵極電壓逐漸減小,M12管電流驅(qū)動能力隨之減弱,當(dāng)其下拉電流等于M14管電流I時,施密特觸發(fā)器再次發(fā)生翻轉(zhuǎn),UVLO_OUT=1,翻轉(zhuǎn)點對應(yīng)的電源電壓值為:

(9)

式中:M15、M16管組成遲滯結(jié)構(gòu),通過反饋調(diào)整IREF來實現(xiàn)遲滯功能,具體遲滯量為:

(10)

因此,根據(jù)實際需要,可以通過調(diào)整偏置電流I、VSGM13、VDSM11以及M12管的寬長比來調(diào)整閾值電壓;同樣地,可以通過調(diào)整偏置電流I、M12管的寬長比來調(diào)整遲滯量的大小。

圖4 施密特觸發(fā)器電路圖

欠壓保護核心電路中用到的施密特觸發(fā)器的電路如圖4所示,其具體工作原理詳見文獻[7]。

3 仿真結(jié)果與分析

電路采用0.18μmBCD工藝的器件模型參數(shù)實現(xiàn),其版圖設(shè)計如圖5所示。在典型工作條件下(TT工藝,溫度為25 ℃),用Hspice軟件對所設(shè)計的電路進行仿真,仿真結(jié)果如圖6所示。結(jié)果表明,當(dāng)電源電壓升高到2.76V電路輸出低電平,當(dāng)電源電壓下降到2.67V電路輸出高電平,欠壓保護功能正常,并具有90mV的遲滯量,仿真結(jié)果滿足設(shè)計要求。

圖5 欠壓保護電路版圖

圖6 典型工作條件下欠壓保護仿真波形

該電路在結(jié)構(gòu)、工藝上與同類文獻的對比情況見表1。由表1可得:本文提出的欠壓保護電路不含比較器,與文獻[3]相比,性能更加穩(wěn)定;電路不含widlar電流源,有源器件中僅使用MOS管,與大量使用三極管的文獻[1,4-5]相比,工藝上更容易實現(xiàn),便于集成;文獻[1-2,4-5]中的遲滯功能是通過增加采樣電阻來實現(xiàn),本文則是通過增加鏡像電流來實現(xiàn),減少了芯片面積,降低了流片成本。

表1 與同類文獻的結(jié)構(gòu)工藝對比

4 結(jié)束語

本文分析了兩種傳統(tǒng)欠壓保護電路的工作原理及優(yōu)缺點,針對其缺點提出一種新型的欠壓保護電路。電路采用電流比較的方式代替了傳統(tǒng)的電壓比較,因此不依賴電壓比較器、基準(zhǔn)電源等輔助結(jié)構(gòu),結(jié)構(gòu)簡單,獨立性較強;遲滯功能通過增加鏡像電流來實現(xiàn),相較于增加采樣電阻的傳統(tǒng)遲滯結(jié)構(gòu),減小了芯片面積,降低了流片成本;此外,有源器件中僅使用了MOS管,工藝實現(xiàn)容易,便于集成在各種單片電源管理芯片中。仿真結(jié)果表明,電源電壓變化時,電路欠壓保護功能正常,并具有90 mV的遲滯,可有效防止電源電壓波動引起的誤觸發(fā)。該電路目前已成功應(yīng)用于一款DC-DC電源管理芯片中。

[1] 李艷麗,馮全源. 一種低溫漂的欠壓保護電路的設(shè)計[J]. 電子技術(shù)應(yīng)用,2014(6):30-32.

[2] 江厚禮,莊華龍,孫偉鋒. 應(yīng)用于開關(guān)電源控制芯片的欠壓鎖存電路的設(shè)計[J]. 電子器件,2010,33(4):447-450.

[3] 周慶生,吳曉波. 一種新型欠壓鎖定電路的設(shè)計[J]. 微電子學(xué)與計算機,2006,11:199-201,207.

[4] 王智鵬,楊虹. 一款無電壓比較器的欠壓保護電路[J]. 電子世界,2012,13:51-52.

[5] 湛衍,姚遠,黃武康,等. 一種電機驅(qū)動芯片的欠壓保護電路設(shè)計[J]. 電子器件,2013,36(5):709-711.

[6] Michael D Glover,Paul Shepherd,Matt Francis A,et al. A UVLO Circuit in SiC Compatible with Power MOSFET Integration. IEEE Journal of Emerging and Selected Topics in Power Electronics,2014,2(3):425-433.

[7] 康華光. 電子技術(shù)基礎(chǔ) 數(shù)字部分[M]. 第5版. 北京:高等教育出版社,2006:403-404.

[8] 管天紅. 一款峰值電流模升壓型白光LED驅(qū)動芯片XD8816的設(shè)計[D]. 西安:西安電子科技大學(xué)碩士畢業(yè)論文,2013.

A Novel CMOS Short-Voltage Safe-Guard Circuit Simple in Structure*

WANGHuili,FENGQuanyuan*

(Institute of Microelectronics,School of Information Science and Technology,Southwest Jiaotong University,Chengdu 611756,China)

Two kinds of traditional circuit were described on their principle,advantage and disadvantage. In view of this,a novel short-voltage safeguard circuit was presented. By means of current comparison,the circuit didn’t use voltage reference or comparator,so that it was simple in structure and showed good stability and independence. Besides,by only using the MOS transistor,it was easy for process implement and convenient for integration. Simulated between 2.5 V～3.0 V,the result indicated that protection function properly with 90mv hysteresis,which could avoid abnormal output coursed by the instable souse voltage.

short-voltage safeguard;independence;easy process implement;hysteresis

項目來源:國家自然科學(xué)基金項目(61531016,61271090);四川省科技支撐計劃項目(2016GZ0059,2015GZ0103)

2016-04-21 修改日期:2016-07-25

TN432

A

1005-9490(2017)03-0593-04

C:1100

10.3969/j.issn.1005-9490.2017.03.015