羅韓君 盧華蘭

摘 要： 作者根據(jù)多年的教學實踐，從Cadence SPB實踐教學平臺的功能出發(fā)，針對電子類應(yīng)用型人才的培養(yǎng)目標，通過實例介紹其Pspice仿真方法與印刷電路板的設(shè)計方法及關(guān)鍵操作步驟。在EDA實踐教學中使用理論與實踐相結(jié)合的“教學做一體化”模式，激發(fā)了學生的學習熱情和興趣，提高了學生理論分析和通過實踐解決問題的能力。

關(guān)鍵詞： 實踐教學 Pspice仿真 印刷電路板設(shè)計

EDA（Electronic Design Automation，電子設(shè)計自動化）技術(shù)是現(xiàn)代電子設(shè)計領(lǐng)域的核心，它以計算機為工作平臺，綜合了應(yīng)用電子技術(shù)、計算機技術(shù)、智能化技術(shù)的最新研究成果，提供了一種融合計算機技術(shù)與信息技術(shù)的電子系統(tǒng)設(shè)計方法，其發(fā)展和應(yīng)用極大地推動了電子工業(yè)的發(fā)展。現(xiàn)在，功能強大的EDA技術(shù)已成為電子設(shè)計開發(fā)人員不可缺少的一項主要技術(shù)[1-3]。當前，為了適應(yīng)電子設(shè)計的發(fā)展及改進現(xiàn)有人才培養(yǎng)模式，培養(yǎng)出更優(yōu)秀的應(yīng)用型人才，各大高校電類專業(yè)都開設(shè)了EDA的相關(guān)課程，通過該課程的學習，可使學生系統(tǒng)掌握現(xiàn)代電子設(shè)計方法，提高學生的工程應(yīng)用實踐能力。

利用EDA技術(shù)領(lǐng)域的CAD通用軟件包，可以輔助進行IC設(shè)計、電子電路設(shè)計和PCB（Printed Circuit Board，印刷電路板）設(shè)計等三方面的設(shè)計工作，主要包括電子系統(tǒng)的設(shè)計、分析和仿真及印刷線路板的設(shè)計三方面內(nèi)容。目前，大部分高校主要針對基于大規(guī)模可編程邏輯器件的數(shù)字系統(tǒng)的設(shè)計開設(shè)了相關(guān)課程，對可編程邏輯器件、硬件描述語言及相關(guān)軟件開發(fā)工具的使用進行了教學。一些應(yīng)用型背景較強的學校則開設(shè)了電子線路CAD的相關(guān)課程（如“印刷電路板原理圖與PCB設(shè)計”），但大部分院校使用的教學平臺主要是基于澳大利亞Altium公司的設(shè)計平臺Altium Designer[4-6]。

Cadence SPB開發(fā)平臺是美國Cadence公司新一代的系統(tǒng)互連設(shè)計平臺，整合原理圖設(shè)計、PCB工具和信號仿真分析等工具，是目前高端PCB設(shè)計領(lǐng)域最流行的EDA工具之一[7，8]。相比Altium Designer設(shè)計平臺，Cadence SPB更適合超多層及高速復(fù)雜印刷線路板的設(shè)計與制作，具有強大的布線和信號完整性分析功能，適高速布線和大量需要進行信號完整性分析的場合，主要針對復(fù)雜、高速和高端應(yīng)用。同時，Cadence SPB的另一優(yōu)勢是具備強大的Pspice仿真功能。在電子設(shè)計過程中，仿真可以在生產(chǎn)期之前發(fā)現(xiàn)設(shè)計缺陷，從而節(jié)省研發(fā)經(jīng)費，同時在計算機上對電路仿真可以節(jié)省時間，并可在最壞的情況下對電路進行評估，提高開發(fā)產(chǎn)品穩(wěn)定性和安全性。因此，為了使應(yīng)用型本科大學生更好地學習和掌握EDA技術(shù)，作者在常熟理工學院自動化專業(yè)實施了以Cadence SPB為實踐教學平臺的EDA實踐教學，并利用理論與實踐相結(jié)合的“教學做一體化”教學模式，以任務(wù)驅(qū)動教學法和項目教學法交替進行授課，取得較好的教學效果。

1.電路仿真實踐

Cadence SPB開發(fā)平臺的Pspice具有豐富的仿真元器件庫，Cadence Pspice自帶的元件庫大約有50，000種，這些器件都具有Pspice模型，可直接調(diào)用[9，10]。同時，可以根據(jù)自己所采用芯片的數(shù)據(jù)建立自己的器件仿真模型，并利用直觀的原理圖進行仿真，對電路進行直流分析、交流分析、瞬態(tài)分析、噪聲分析和傅里葉分析等分析，還可使用蒙特卡羅及最壞情況分析方法進行容差分析，利用Cadence Pspice對電路的這些分析使設(shè)計更接近實際情況，大大增加模擬的可信度。

下面以一個反相放大電路的教學實例說明Cadence Pspice的仿真功能。

Cadence SPB開發(fā)平臺的Pspice仿真分析過程如圖1所示。在Cadence SPB實踐教學過程中，可以利用直觀的原理圖進行仿真分析，通過理論講解與實踐操作，使學生通過電路的信號相應(yīng)理解與掌握所學知識。Cadence Pspice仿真流程如下：首先繪制電路原理圖，然后選擇分析方法并設(shè)置仿真參數(shù)，運行仿真后得到仿真結(jié)果，如果仿真結(jié)果符合要求，則仿真結(jié)束，否則修改電路結(jié)構(gòu)或元件參數(shù)再進行仿真，直到仿真結(jié)果符合要求為止。

打開OrCAD Capture軟件包繪制如圖2所示反相放大電路圖，圖中電源及接地屬于Source模型庫，電阻屬于Analog模型庫，運算放大器uA741屬于Opam模型庫，相關(guān)設(shè)置參數(shù)如圖所示。

V2是一個正弦波激勵源，其直流偏置電壓VOFF設(shè)置為0V，交流幅值的峰值設(shè)置為5V，頻率FREQ設(shè)置為100Hz，交流分析參數(shù)AC的幅值設(shè)置為1V。在瞬態(tài)分析時，運行時間為100ms，步長為0.1ms，進行傅里葉分析時，基波頻率設(shè)置為100Hz，并計算到9次諧波。反相放大電路時域響應(yīng)仿真結(jié)果如圖3所示，作為對照，將輸入信號也進行了顯示。可見運放電路對輸入信號實現(xiàn)了反相和放大的作用，結(jié)果非常直觀地顯示了電路的功能，將仿真結(jié)果獲得的放大倍數(shù)與電路理論計算出的放大倍數(shù)進行比較，使學生加深對電路原理的理解，同時提高了學生分析復(fù)雜電路的能力。

對于頻譜分析，可使用直角坐標或?qū)?shù)坐標顯示，直角坐標和對數(shù)坐標顯示的傅里葉頻譜結(jié)果分別如圖4所示，由圖可以直觀地看到基波分量與各次諧波分量的幅度值在頻譜上的分布，對數(shù)顯示的結(jié)果則可以看到頻譜分布的更多細節(jié)。從結(jié)果看，基波分量的振幅及相位最大，其他的各次諧波越來越小，所以放大電路對基波信號的放大作用是主要的。也可點選View/Output File菜單命令查看電路系統(tǒng)設(shè)計參數(shù)、瞬態(tài)分析及傅里葉分析的文字結(jié)果，可以從文字結(jié)果中詳細看到基波分量、第2至第9次諧波分量的幅度值、相位值及歸一化的幅值、相位值及總的諧波失真系數(shù)等關(guān)鍵仿真參數(shù)。

2.PCB板設(shè)計實踐

在利用Cadence SPB開發(fā)平臺進行印刷電路板設(shè)計的實踐教學中，以培養(yǎng)學生電子線路板設(shè)計能力為核心，基于印刷電路板制作的工作過程構(gòu)建整個教學過程，將項目案例作為載體引入印刷電路板設(shè)計的實踐教學過程中，通過接近真實產(chǎn)品的開發(fā)過程，給學生一個實際演練的機會，使學生加深前期學習過的相關(guān)理論知識的理解，掌握印刷電路板設(shè)計的基本流程，通過結(jié)合同一時期所開設(shè)的單片機實驗實踐教學內(nèi)容，使學生更深入地了解做單片機實驗時實驗箱各器件的工作原理，通過這種“教學做一體化”教學模式，讓學生清楚自己在進入未來的工作崗位前，需要掌握一些什么開發(fā)工具，并且通過項目教學實例，使學生明白自己到達工作崗位后，到底可以做些什么。

單片機最小系統(tǒng)是一個典型的實踐教學項目，通過這個項目的學習與制作，可使學生更深入地理解單片機系統(tǒng)硬件原理，為課程設(shè)計及后續(xù)的畢業(yè)設(shè)計打下良好的系統(tǒng)分析與電路板設(shè)計制作基礎(chǔ)，并可通過整個設(shè)計過程，帶領(lǐng)學生將最小板制作焊接出來，使學生經(jīng)歷由原理圖到設(shè)計制作PCB的全部生產(chǎn)過程。學生通過該項目的實施，學到接近真實產(chǎn)品的生產(chǎn)過程訓(xùn)練。

單片機最小系統(tǒng)原理如圖5所示，系統(tǒng)由單片機芯片、晶振、電源、流水燈指示及擴展接口插座組成，使用Cadence SPB開發(fā)平臺的Design Entry CIS軟件包中的Capture工具設(shè)計原理圖，設(shè)計過程有些元件的外形及對應(yīng)封裝系統(tǒng)庫中不存在，因此必須自己添加這些元件的原理圖庫或封裝庫。在原理圖畫好且封裝庫設(shè)置好后，可以生成網(wǎng)絡(luò)表（Net List）；接下來使用PCB Editor軟件包中的Allegro PCB Design工具建立電路板（以及元件的封裝信息，構(gòu)成該設(shè)計工程的封裝庫），在設(shè)置好格點大小、板子層數(shù)、最小線寬、最小線間距、焊盤最小間距及板子的尺寸后，即可導(dǎo)入由原理圖生成的網(wǎng)絡(luò)表，但要注意在導(dǎo)入網(wǎng)絡(luò)表前必須指定元件的PCB封裝庫路徑。成功導(dǎo)入網(wǎng)絡(luò)表后，可以進行布局操作，根據(jù)原理圖在PCB中合理擺放元件，元件布局完成后，即可利用Allegro強大的布線功能進行布線操作，布線完成后，即得到如圖6所示的PCB設(shè)計電路圖。在最后輸出提供給PCB生產(chǎn)商的Gerber文件之前，還必須給電路做一些必要的檢測工作，檢查元件封裝、有無未連接的網(wǎng)絡(luò)等，為了避免干擾，可以給PCB鋪銅，對于復(fù)雜、高速電路，可以進行信號完整性等分析。在這些工作完成后，即可輸出將走線層、阻焊層、絲印層、鉆孔文件等底片文件，最后將輸出的Gerber文件提供給PCB制板商。至此，利用Cadence SPB開發(fā)平臺設(shè)計PCB板的實踐教學過程順利結(jié)束，接下來就是等待PCB電路板制作出來后，進行元器件焊接及調(diào)試硬件系統(tǒng)的實踐過程。

本文通過Pspice仿真與PCB設(shè)計的教學實例研究Cadence SPB開發(fā)平臺在EDA技術(shù)課程實踐教學中的應(yīng)用，Cadence SPB開發(fā)平臺提供綜合原理圖設(shè)計、電路原理仿真與PCB設(shè)計等應(yīng)用型本科大學生要掌握的EDA技術(shù)的一個實踐教學平臺，基于該實踐教學平臺，采用理實一體化的教學模式，可幫助學生快速掌握業(yè)界最先進EDA設(shè)計工具的使用，使學生系統(tǒng)掌握接近業(yè)界生產(chǎn)實際的知識和技能，并使學生對在校期間學到的不同學科的電子設(shè)計知識做到融會貫通，提升學生的自主創(chuàng)新意識和工程實踐能力。

參考文獻：

[1]王彩鳳，李衛(wèi)兵，齊愛學等.基于應(yīng)用型人才培養(yǎng)的EDA實踐教學模式改革研究[J].教育教學論壇，2014，（28）：52-54.

[2]吳冰，李森森.EDA技術(shù)的發(fā)展與應(yīng)用[J].北京：電子世界，2000，9：20-21.

[3]潘松，黃繼業(yè).EDA技術(shù)實用教程[M].北京：科學出版社，2013.8.

[4]牛耀國，朱朝霞，芮新芳.Altium Designer軟件在印刷電路板設(shè)計中的應(yīng)用[J].北京：電子科技，2011，8：128-130.

[5]何麗紅，洪海山.基于Altium Designer的電子電路仿真設(shè)計[J].計算機與網(wǎng)絡(luò)，2013，19：62-65.

[6]張輝.淺談Protel 99SE在PCB設(shè)計中的應(yīng)用[J].教育教學論壇，2015，17：251-252.

[7]周潤景，劉夢男，蘇良昱.Cadence高速電路板設(shè)計與仿真（第4版）—原理圖與PCB設(shè)計[M].北京：電子工業(yè)出版社，2011.7.

[8]于爭.Cadence SPB 15.7工程實例入門[M].北京：電子工業(yè)出版社，2010.5.

[9]賈新章，游海龍，高海霞，張巖龍.電子線路CAD與優(yōu)化設(shè)計—基于Cadence/PSpice[M].北京：電子工業(yè)出版社，2014.4.

[10]徐蕾.基于Cadence的國產(chǎn)電路瞬態(tài)仿真建模研究[J].北京：系統(tǒng)仿真學報，2013，25（12）：2979-2985.