段美霞

(華北水利水電大學(xué)信息工程學(xué)院,鄭州 450011)

?

多速率POS測(cè)試CPCI模塊設(shè)計(jì)原理及方法*

段美霞*

(華北水利水電大學(xué)信息工程學(xué)院,鄭州 450011)

摘要:對(duì)POS傳輸網(wǎng)絡(luò)進(jìn)行嚴(yán)格的測(cè)試是檢驗(yàn)IP over SDH網(wǎng)絡(luò)的必經(jīng)途徑,根據(jù)IP映射和解映射到SDH幀不同層次的協(xié)議及方法,闡明了設(shè)計(jì)原理,提出了相應(yīng)的測(cè)試方案和設(shè)計(jì)實(shí)現(xiàn)方案,采用多速率接口芯片實(shí)現(xiàn)對(duì)SDH層次的適配,采用FPGA對(duì)SDH、IP層協(xié)議進(jìn)行解析和發(fā)生的方法,實(shí)現(xiàn)了對(duì)SDH層和IP層的測(cè)試,實(shí)驗(yàn)結(jié)果證明設(shè)計(jì)實(shí)現(xiàn)方案是可靠的和行之有效的。

關(guān)鍵詞:POS傳輸;多速率;映射;去映射;隔離字符

POS(IP over SDH)技術(shù)是通過SDH高速傳輸通道直接傳送IP分組,POS技術(shù)主要應(yīng)用于數(shù)據(jù)傳輸骨干網(wǎng),使用PPP點(diǎn)到點(diǎn)協(xié)議將IP數(shù)據(jù)包映射到SDH幀上[1-2,8],按各次群相應(yīng)的線速率進(jìn)行連續(xù)傳輸,其網(wǎng)絡(luò)主要由大容量的高端路由器經(jīng)由高速光纖傳輸通道連接而成。這種技術(shù)實(shí)際上是對(duì)傳統(tǒng)IP網(wǎng)絡(luò)概念的延續(xù),完全兼容傳統(tǒng)的IP協(xié)議體系,只是在物理通道上借助SDH提供的點(diǎn)到點(diǎn)物理連接,從而使速率提高到Gbit/s量級(jí),POS技術(shù)現(xiàn)在和今后都將是非常重要的IP網(wǎng)絡(luò)傳輸手段。對(duì)POS鏈路進(jìn)行測(cè)試是非常有必要的,對(duì)POS鏈路測(cè)試主要包括2個(gè)方面的測(cè)試:即SDH層的測(cè)試和IP層的測(cè)試。

1　設(shè)計(jì)原理及實(shí)現(xiàn)方案

POS測(cè)試模塊主要完成2個(gè)功能:打包發(fā)送數(shù)據(jù)和解封接收數(shù)據(jù)。在發(fā)送方向上將IP數(shù)據(jù)包封裝在SDH幀中,然后送到SDH傳輸網(wǎng)上;在接收方向上將封裝在SDH幀中的IP數(shù)據(jù)包提取出來送到協(xié)議處理單元或轉(zhuǎn)發(fā)模塊處理。

在輸入方向上,從單?；蛘叨嗄９饫w傳入的光信號(hào)經(jīng)光電轉(zhuǎn)換后送入接口電路,完成定時(shí)處理、幀同步、去映射,從輸入比特流中提取出SDH幀并進(jìn)而恢復(fù)出PPP幀,并按接口緩存于內(nèi)部FIFO中。FPGA中的IP數(shù)據(jù)處理模塊通過讀取接口電路的FIFO,獲得PPP幀并完成PPP相關(guān)處理,恢復(fù)出IP報(bào)文,同時(shí)將協(xié)議報(bào)文進(jìn)行進(jìn)一步處理,或?qū)崟r(shí)存儲(chǔ)或進(jìn)行數(shù)據(jù)匹配識(shí)別。

在輸出方向上,要發(fā)送的IP數(shù)據(jù)報(bào)文在FPGA內(nèi)部完成協(xié)議報(bào)文并且封裝成PPP幀,然后送往SDH接口處理電路,接口處理電路完成凈荷到SDH幀的映射,最后經(jīng)電光轉(zhuǎn)換通過光纖送到外部SDH網(wǎng)絡(luò)。

在本項(xiàng)目設(shè)計(jì)架構(gòu)中,采用了6U的CPCI結(jié)構(gòu)形式,在FPGA中設(shè)計(jì)對(duì)SDH層開銷、凈荷的處理,包括映射和去映射,錯(cuò)誤的加入,IP層數(shù)據(jù)的處理,包括IP幀的處理,IP頭的校驗(yàn)和處理、多通道數(shù)據(jù)實(shí)時(shí)捕獲等方面的模塊設(shè)計(jì)。在實(shí)時(shí)存儲(chǔ)設(shè)計(jì)方面,選擇了DDR3的內(nèi)存條,其存取通過IP核實(shí)現(xiàn)對(duì)其存取,DDR3的定時(shí)時(shí)鐘采用高精度的400 MHz LVPECL電平時(shí)鐘,時(shí)鐘精度要求小于10×10-6(10 ppm),工作時(shí)鐘設(shè)計(jì)為125 MHz,數(shù)據(jù)存取位寬為256 bit,其存取速度性能完全能夠滿足接口芯片最高為104M,位寬為32 bit的要求[7-8,10]。

整個(gè)POS模塊的硬件設(shè)計(jì)框圖如圖1所示。

圖1　模塊硬件方框圖

電路中光電轉(zhuǎn)換模塊主要實(shí)現(xiàn)光信號(hào)和電信號(hào)之間的轉(zhuǎn)換,在不同的傳輸速率測(cè)試時(shí)必須采用不同波長的光模塊。在設(shè)計(jì)中光電模塊選用了武漢電信器件有限公司的RTXM192-401(2.5 GHz光電/電光轉(zhuǎn)換模塊)、RTXM159-403(622 MHz光電/電光轉(zhuǎn)換模塊)和RTXM159-151(155 MHz光電/電光轉(zhuǎn)換模塊),測(cè)試時(shí)候只需要選用不同光電模塊,采用匹配的單?；蛘叨嗄９饫w,選擇不同的測(cè)試軟件即可實(shí)現(xiàn)對(duì)不同速率的POS鏈路測(cè)試。

POS接口電路的主要功能就是實(shí)現(xiàn)IP數(shù)據(jù)包和SDH幀的映射和去映射,主要包括:對(duì)SDH幀進(jìn)行去開銷和拆幀處理,輸出SDH網(wǎng)管信息并提取出PPP幀;將幀開銷信息打包到PPP幀上,形成SDH幀進(jìn)行發(fā)送。

在本設(shè)計(jì)中接口處理芯片采用了多速率接口芯片PM5360。PM5360是SONET OC48/OC12/OC3接口的解串行芯片。執(zhí)行串并轉(zhuǎn)換和幀檢測(cè)功能、加解擾功能。PM5360將接收到的最高為2.488 Gbit/s的串行比特碼流轉(zhuǎn)換成低速并行字節(jié)碼流。其工作主要包括串行輸入、串并轉(zhuǎn)換、幀檢測(cè)和32 bit并行輸出。并同時(shí)支持發(fā)送到接收的診斷環(huán)回和接收到發(fā)送的線路環(huán)回,最多可以支持高達(dá)4路STM-16幀數(shù)據(jù)收發(fā)[5-6,9]。

FPGA電路是整個(gè)測(cè)試模塊的關(guān)鍵電路設(shè)計(jì)所在,在FPGA電路設(shè)計(jì)中,不僅包括對(duì)SDH層和IP層數(shù)據(jù)幀及開銷的處理,包括映射、去映射、復(fù)用、解復(fù)用、IP數(shù)據(jù)成幀、解幀、仿真等,還包括對(duì)數(shù)據(jù)的線速發(fā)生、實(shí)時(shí)捕獲處理等,在設(shè)計(jì)中測(cè)試線路接口最多可以支持4路2.488 Gbit/s數(shù)據(jù)流,并采用分時(shí)存儲(chǔ)的方法,將接收的幀數(shù)據(jù)存放到DDR3內(nèi)存條中以便于下一步的處理。從FPGA電路處理流程而言,將FPGA內(nèi)部電路設(shè)計(jì)分為2個(gè)層次分別進(jìn)行處理,即SDH幀處理模塊,IP幀處理模塊。

1.1SDH層幀處理模塊

SDH層次的幀處理包括發(fā)送幀處理和接收幀處理2個(gè)方面,采用發(fā)送時(shí)外部輸入開銷和接收時(shí)硬件實(shí)時(shí)提取接收幀開銷的方式進(jìn)行SDH幀處理。接收幀處理模塊以接口芯片輸出的ROH——CLK作為幀開銷比特同步時(shí)鐘,ROHFP作為幀開銷同步時(shí)鐘,對(duì)SDH幀開銷進(jìn)行提取和解析。

接口芯片自身可以實(shí)現(xiàn)SDH的線路誤碼測(cè)試,MSOH、RSOH和POH的提取等,外部只需要通過軟件設(shè)置的接口內(nèi)部寄存器即可完成通信方式下的開銷加入和提取工作,但該種設(shè)計(jì)方案的不便之處在于用戶只能通過軟件定時(shí)或者中斷的方式去讀取或者改寫接口芯片內(nèi)容,對(duì)實(shí)時(shí)性的監(jiān)測(cè)要求無法很好的滿足,所以更能夠滿足測(cè)試需求的方案是采用硬件的方式,外部添加或者提取SDH開銷和凈荷[3-4]。

圖2　接收SDH幀開銷解析

發(fā)送采用外部開銷設(shè)置時(shí)候,接口芯片輸出開銷發(fā)送時(shí)鐘TOH_CLK。開銷插入以O(shè)HFP脈沖作為發(fā)送幀開銷同步脈沖,用戶可以對(duì)段開銷SOH和通道開銷POH分別進(jìn)行設(shè)計(jì)。接收開銷處理模塊以ROHFP脈沖信號(hào)作為幀開銷同步信號(hào),按照開銷在幀頭中的不同位置解析出幀定位字節(jié)A1、A2、再生段蹤跡字節(jié)J0等段開銷和高階通道蹤跡字節(jié)J1、高階通道信號(hào)標(biāo)記字節(jié)C2等通道開銷。發(fā)送開銷模塊還可以通過插入開銷錯(cuò)誤實(shí)現(xiàn)對(duì)SDH幀的錯(cuò)誤插入。同樣的方式,也可以根據(jù)接收恢復(fù)時(shí)鐘ROH_CLK和接收幀同步脈沖ROHFP從RTOH中恢復(fù)出接收SDH幀開銷數(shù)據(jù)。如圖2是接收開銷解析示意時(shí)序圖。

STM-N幀由270×N列和9行8 bit字節(jié)組成,一幀周期125μs,幀頻8 kHz(8 000幀/s),STM-N幀結(jié)構(gòu)如圖3所示。

圖3　STM-N幀結(jié)構(gòu)

在本項(xiàng)目設(shè)計(jì)中,通過選擇接口芯片的不同工作模式可以使測(cè)試模塊適用到用戶需要的測(cè)試速率和測(cè)試幀結(jié)構(gòu)上,由于接口芯片可以工作在混雜的模式下,使得在設(shè)計(jì)時(shí)候僅需選擇一塊接口芯片就可以同時(shí)工作在不同的速率和幀結(jié)構(gòu)下,接口芯片最多可以同時(shí)輸出4路幀開銷提取時(shí)鐘和幀開銷同步脈沖信號(hào),在每個(gè)開銷中可以進(jìn)一步提取STM-1的開銷信息。

STM-1是SDH的基本結(jié)構(gòu),每幀傳輸19 440 bit(9×270×8),傳輸速率為19 440×8 000 bit/s=155.520 Mbit/s。STM-N是由N個(gè)STM-1經(jīng)字節(jié)間插同步復(fù)接而成的,其速率是STM-1的N倍。為了保證信息凈負(fù)荷正常靈活傳送,在SDH幀結(jié)構(gòu)中安排了再生段開銷(RSOH)、復(fù)用段開銷(MSOH)、高階通道開銷(HPOH)和低階通道開銷(LPOH)分別用于段層和通道層的維護(hù)。段開銷(SOH)是為了所必須附加的供網(wǎng)絡(luò)運(yùn)行、管理和維護(hù)(OAM)使用的字節(jié)。段開銷又分為再生段開銷(RSOH)和復(fù)用段開銷MSOH)。

A1、A2字節(jié)用來識(shí)別幀的起始位置。A1為11110110(F6H),A2為00101000(28H)。本設(shè)計(jì)中,利用幀定位字節(jié)進(jìn)行幀誤碼檢測(cè)和幀同步狀態(tài)檢測(cè),幀比特誤碼就是檢測(cè)幀定位字節(jié)中錯(cuò)誤的比特?cái)?shù),幀字誤碼則定義為在一幀中只要檢測(cè)到幀比特誤碼就認(rèn)為是一個(gè)幀字誤碼。在同步狀態(tài)下,若連續(xù)6幀檢測(cè)不到幀定位字節(jié),就認(rèn)為STM-N幀失步(OOF);當(dāng)OOF狀態(tài)持續(xù)3 ms后,就認(rèn)為STM-N幀丟失(LOF);在幀丟失狀態(tài)下,若連續(xù)8幀檢測(cè)到幀定位字節(jié),就認(rèn)為進(jìn)入同步狀態(tài)。

圖4　STM-1段開銷

本項(xiàng)目設(shè)計(jì),在FPGA內(nèi)部實(shí)現(xiàn)對(duì)STM-1幀開銷信息的處理,首先完成對(duì)同步字節(jié)A1、A2的定位,在此基礎(chǔ)上實(shí)現(xiàn)對(duì)其他開銷的提取或者加入,在接收解析時(shí)候?qū)㈤_銷放置到DPRAM中以用于CPCI總線側(cè)的信息讀取。

1.2IP層幀處理模塊

IP數(shù)據(jù)幀處理模塊同樣包括幀打包和幀解包2個(gè)總的功能模塊。幀解包模塊是指對(duì)接口芯片接收到的數(shù)據(jù)PPP幀進(jìn)行下一步處理。同時(shí)在幀起始脈沖到來時(shí)進(jìn)行數(shù)據(jù)幀時(shí)間標(biāo)簽的加入。

從接口芯片解析出來的數(shù)據(jù)是以PPP幀格式送到FPGA的IP層數(shù)據(jù)處理模塊的,其中PPP幀格式如圖5所示。

圖5　PPP幀格式

接口芯片送出的數(shù)據(jù)去掉了幀同步字節(jié)“0x7E”,只包括了幀數(shù)據(jù)凈荷,即其格式如圖6。

圖6　PPP幀凈荷

FPGA中IP層模塊處理電路接收到PPP凈荷數(shù)據(jù)后,電路將進(jìn)行下一層次的數(shù)據(jù)處理。

通常在IP網(wǎng)絡(luò)協(xié)議測(cè)試中,需要實(shí)時(shí)記錄到達(dá)數(shù)據(jù)幀時(shí)標(biāo),幀傳輸狀態(tài),幀長度以及幀序號(hào)等相關(guān)開銷信息。按照此種要求,將一幀捕獲數(shù)據(jù)在存儲(chǔ)器中按照如下格式進(jìn)行存放:

{間隔破壞符+幀序號(hào)+幀時(shí)標(biāo)+幀凈荷數(shù)據(jù)+幀狀態(tài)+幀長度+間隔破壞符}。間隔破壞符采用連續(xù)的”7E7E7621”,解析時(shí)候,軟件除了從地址索引表中讀取每幀的起始地址和占用的DDR3空間長度外(此長度以256 bit計(jì)算),還需要根據(jù)2個(gè)間隔破壞符中讀出的數(shù)據(jù)長度進(jìn)行下一步的幀長度確認(rèn),此時(shí)長度是以byte為單位進(jìn)行的。

采用這種格式在DDR3內(nèi)存條存儲(chǔ)器中進(jìn)行實(shí)時(shí)存放,基本保證了整個(gè)幀數(shù)據(jù)信息的完整性。其中幀狀態(tài)是從硬件處理前端模塊得到的結(jié)果而來,主要是根據(jù)不同的幀凈荷數(shù)據(jù)而決定的。如幀凈荷數(shù)據(jù)是TCP數(shù)據(jù)幀,則在幀狀態(tài)中包括了IP CheckSum,Tcp CheckSum和CRC校驗(yàn)[11-12],是否是觸發(fā)幀或者過濾幀等狀態(tài)信息。

為了隔離協(xié)議故障,測(cè)試模塊還需要按照要求建立正?；虍惓５膮f(xié)議數(shù)據(jù)幀,將正?；蛘弋惓５臄?shù)據(jù)幀注入網(wǎng)絡(luò)中,測(cè)試整個(gè)網(wǎng)絡(luò)或者交換路由設(shè)備的性能。

協(xié)議數(shù)據(jù)分為固定協(xié)議數(shù)據(jù)和可編程協(xié)議數(shù)據(jù)2種。固定協(xié)議數(shù)據(jù)是編輯好保存在主機(jī)內(nèi)的協(xié)議數(shù)據(jù),只需設(shè)置目的地址即可。協(xié)議發(fā)生技術(shù)主要是將固定的協(xié)議數(shù)據(jù)或用戶編輯的協(xié)議數(shù)據(jù),按照TCP/IP協(xié)議族的層次進(jìn)行打包進(jìn)行包封,生成的協(xié)議數(shù)據(jù)包經(jīng)過編碼以后發(fā)送出去。發(fā)生器電路還能進(jìn)行流量控制,可以按照一定的流量發(fā)送數(shù)據(jù)包。

2　POS測(cè)試模塊軟件設(shè)計(jì)

POS模塊軟件包括接收軟件設(shè)計(jì)和發(fā)送軟件模塊。接收軟件模塊包括底層的數(shù)據(jù)采集處理軟件模塊,中層的解碼分析模塊,上層的統(tǒng)計(jì)監(jiān)控模塊。對(duì)應(yīng)于發(fā)送模塊則包括底層軟件成幀,上次軟件成幀模塊。

對(duì)于接收軟件模塊部分,其底層模塊主要是數(shù)據(jù)包的采集過程,數(shù)據(jù)來自于2個(gè)方面,一個(gè)是通過板卡直接從網(wǎng)絡(luò)中采集,在采集數(shù)據(jù)包前進(jìn)行選擇捕包網(wǎng)絡(luò)適配器以及捕包過濾規(guī)則的定義,另外可以支持從保存數(shù)據(jù)包的文件中讀取。

中層模塊對(duì)采集到的數(shù)據(jù)包進(jìn)行解碼和分析,將數(shù)據(jù)包按照SDH層、IP層依次進(jìn)行解碼處理,分離出不同層次的協(xié)議開銷和數(shù)據(jù)凈荷,并提供解碼和分析結(jié)果等信息給上層模塊,另外還可實(shí)現(xiàn)數(shù)據(jù)包的保存功能。

相對(duì)于發(fā)送部分軟件設(shè)計(jì),主要是按照設(shè)計(jì)要求形成完整的IP數(shù)據(jù)幀,然后按照要求將其放置到發(fā)送SRAM內(nèi)部,然后供給硬件進(jìn)行硬件的再次成幀,用戶可以根據(jù)需求設(shè)計(jì)自己需要定義的幀開銷和凈荷,包括SDH層和IP層,如圖7所示是本模塊的發(fā)送IP幀頭軟件用戶定義界面。

3　測(cè)試結(jié)果

通過與意測(cè)公司的IXIAOC48C以及IXIA OC12C/OC3C測(cè)試模塊的對(duì)比性測(cè)試驗(yàn)證表明,本POS測(cè)試模塊能成功的分析和處理它們發(fā)送的POS幀信號(hào),檢測(cè)和分析SDH層和IP層的數(shù)據(jù)幀協(xié)議,并能夠正確發(fā)送線速的POS數(shù)據(jù)幀,在不同的封裝層按照用戶需求插入各種錯(cuò)誤信息和幀凈荷數(shù)據(jù)。測(cè)試連接示意圖如圖8所示。

圖7　發(fā)送IP層幀頭用戶定義

圖8　測(cè)試示意圖

在線速測(cè)試中,在IP層分別對(duì)不同的幀長數(shù)據(jù)進(jìn)行測(cè)試。測(cè)試數(shù)據(jù)如表1所示。

表1　測(cè)試數(shù)據(jù)

測(cè)試結(jié)果與測(cè)試儀器線速相同,誤差大小為±1幀,這種誤差的形成在于統(tǒng)計(jì)幀數(shù)據(jù)時(shí)候,測(cè)試幀不一定都是完整幀。實(shí)際測(cè)試中,不同的幀長度,其最小間隔設(shè)置不同。

4　結(jié)束語

本POS測(cè)試模塊在設(shè)計(jì)過程中,充分理解SDH、TCP/IP、PPP等協(xié)議的基礎(chǔ)上,嚴(yán)格按照相關(guān)協(xié)議和標(biāo)準(zhǔn),設(shè)計(jì)出POS協(xié)議測(cè)試儀模塊,并通過對(duì)比測(cè)試表明了本產(chǎn)品的正確性和可實(shí)現(xiàn)性。通過本產(chǎn)品的開發(fā),打破了以往依賴國外POS分析儀廠商壟斷的局面。

參考文獻(xiàn):

[1]韋樂平.光同步數(shù)字傳輸網(wǎng)[M].北京:人民郵電出版社,1998.

[2]楊揚(yáng),卞洪流.基于SDH傳輸網(wǎng)絡(luò)的POS與EOS接入技術(shù)比較[J].計(jì)算機(jī)與信息技術(shù),2007(3):41-44.

[3]孫嶸.虛級(jí)聯(lián)信號(hào)的鏈路容量調(diào)整機(jī)制及其在新一代SDH智能帶寬響應(yīng)中的應(yīng)用[J].光通信技術(shù),2003(8):23-26.

[4]盧超,朱繼瑜,郝鵬程,等.基于FPGA的數(shù)字信號(hào)傳輸性能分析儀[J].電子器件,2013,36(6):837-841.

[5]PM5360 S/UNI?MULTI-48TMMulti-Rate SATURN?User Network Interface for 1x2488,4x622,and 4x155 Datasheet[S].2003.

[6]PM5360 S/UNI?MULTI-48TMMulti-Rate SATURN?User Network Interface for 1x2488,4x622,and 4x155 Hardware Design Guide[S].2003.

[7]陸增援,劉樹彬,宋健,等.寬帶網(wǎng)絡(luò)接口板的設(shè)計(jì)與實(shí)現(xiàn)[J].中國科學(xué)技術(shù)大學(xué)學(xué)報(bào),2003,33(2):214-218.

[8]楊利,阮方,葛寧.基于Packet over SDH的以太網(wǎng)業(yè)務(wù)接入的設(shè)計(jì)實(shí)現(xiàn)[J].電訊技術(shù),2002(2):99-104.

[9]張校輝,呂平,劉宗海.基于PM5360的通道化OC48 POS線卡設(shè)計(jì)[J].電子設(shè)計(jì)工程,2010,18(3):87-89.

[10]呂喜在,蘇紹璟,黃芝平.基于NIOS技術(shù)的2.5 Gbit/s POS信號(hào)測(cè)試平臺(tái)設(shè)計(jì)[J].光通信技術(shù),2009(4):34-36.

[11]莫元?jiǎng)?黃水永.并行CRC在FPGA上的實(shí)現(xiàn)[J].電子設(shè)計(jì)工程,2011,19(5):133-135.

[12]俞迅.32位CRC校驗(yàn)碼的并行算法及硬件實(shí)現(xiàn)[J].信息技術(shù),2007(4):71-74.

段美霞(1976-),女,漢族,河南鄭州人,碩士,華北水利水電學(xué)院信息工程學(xué)院講師,主要研究領(lǐng)域?yàn)榍度胧较到y(tǒng)和網(wǎng)絡(luò)測(cè)試儀器,duanmeixia@ncwu.edu.cn。

TheDesignPrincipleandMethodofMultiratePOSTestCPCIModule*

DUANMeixia*

(College of Information Engineering,North China University of Water Resources and Electric Power,Zhengzhou 450011,China)

Abstract:The strict testing for POS(IP over SDH)transmission network is the necessary way to inspect IP over SDH network.The design principles are clarified according to the standard which defines how to map IP data to SDH frame and demap ip data from SDH frame at different levels,putting forward the test scenarios and design implementations,the project apply the multi-rate interface chip to match the test requirment on SDH layer,the generation and analysis of SDH and IP layer protocol is realized in the FPGA.The experimental results proved that the design is reliable and works well.

Key words:POS transmit;multirate,map;demap;isolation character

doi:EEACC:6150P10.3969/j.issn.1005-9490.2014.04.008

中圖分類號(hào):TP393.11

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005-9490(2014)04-0617-05

收稿日期:2013-11-13修改日期:2013-12-12

項(xiàng)目來源:河南省2012年科技發(fā)展計(jì)劃項(xiàng)目(122102210240)