摘要：集成電路制造的生產(chǎn)工藝對設(shè)備和環(huán)境要求極高。文章將設(shè)備綜合效率（OEE）理論運(yùn)用到集成電路測試設(shè)備管理中，通過對OEE各項(xiàng)指標(biāo)的分析與改善，實(shí)現(xiàn)設(shè)備產(chǎn)能的提升。

關(guān)鍵詞：設(shè)備管理；設(shè)備綜合效率；半導(dǎo)體測試；FMEA

中圖分類號：TN305 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-2374（2014）15-0017-03

集成電路制造設(shè)備是集成電路工業(yè)生產(chǎn)和技術(shù)發(fā)展的關(guān)鍵。半導(dǎo)體集成電路工業(yè)極大依賴于半導(dǎo)體集成電路制造設(shè)備的投資，而且是同步增長的。集成電路制造的生產(chǎn)工藝對設(shè)備和環(huán)境要求極高，這就決定了產(chǎn)業(yè)高昂的固定成本投資。生產(chǎn)專用設(shè)備的價值每臺幾百萬美元甚至上千萬美元，廠房的成本動輒十億美元以上。隨著設(shè)備投資加大的同時，設(shè)備折舊與維護(hù)的負(fù)擔(dān)也成倍增加。設(shè)備折舊和設(shè)備維護(hù)占據(jù)了硅片生產(chǎn)總成本的最大比重，決定硅片生產(chǎn)成本高低的一個關(guān)鍵性因素就是設(shè)備是否能夠以最高的利用率生產(chǎn)。

1 OEE理論的提出

1.1 OEE定義及計(jì)算方法

設(shè)備綜合效率（Overall Equipment Effectiveness，簡稱OEE）用來度量企業(yè)的管理水平。目前，國際上已經(jīng)把OEE作為評價企業(yè)管理水平的常用指標(biāo)。OEE是用來說明實(shí)際的生產(chǎn)能力與理論產(chǎn)能的比例，OEE能夠準(zhǔn)確地告訴管理者：設(shè)備的效率如何、在生產(chǎn)的每個環(huán)節(jié)有多少損失以及可以采取哪些有針對性的措施改善工作。OEE是一個獨(dú)立的測量工具，它能夠體現(xiàn)出實(shí)際產(chǎn)能與理論產(chǎn)能的比率關(guān)系。

根據(jù)國際標(biāo)準(zhǔn)化組織的QS9000標(biāo)準(zhǔn)定義，設(shè)備綜合效率（OEE）的計(jì)算方法如下：

OEE=時間開動率×性能開動率×合格品率

時間開動率是用來評價停工所帶來的損失，包括引起計(jì)劃生產(chǎn)發(fā)生停工的任何事件，例如設(shè)備故障、原材料短缺以及生產(chǎn)方式的改變等。時間開動率反映了設(shè)備的時間利用情況。

時間開動率=開動時間/負(fù)荷時間

負(fù)荷時間=日歷工作時間-計(jì)劃停機(jī)時間

開動時間=負(fù)荷時間-故障停機(jī)時間-設(shè)備調(diào)整初始化時間（包括更換產(chǎn)品規(guī)格、更換工裝模具、更損壞工具所用時間）

性能開動率用來評價生產(chǎn)速度上的損失。包含任何阻礙生產(chǎn)不能以最快速度運(yùn)行的因素，比如設(shè)備的磨損、材料的不合格以及操作人員的失誤等。性能開動率反映了設(shè)備的性能發(fā)揮情況。

性能開動率=凈開動率×速度開動率

凈開動率=加工數(shù)量×實(shí)際加工周期/開動時間

速度開動率=理論加工周期/實(shí)際加工周期

合格品率是用來評價質(zhì)量的損失，它用來反映沒有滿足質(zhì)量要求的產(chǎn)品（包括返工的產(chǎn)品）。合格品率衡量了設(shè)備加工廢品損失。

1.2 OEE的分析作用

計(jì)算OEE并不是最終目的，計(jì)算OEE主要是用來分析OEE的6大損失。OEE與6大損失的關(guān)系圖如圖1所示。OEE損失分為：設(shè)備故障損失、安裝調(diào)整損失、速度降低損失、空轉(zhuǎn)短暫停機(jī)損失、加工廢品損失及初期不良損失。多種原因共同造影響降低了設(shè)備的OEE水平，其中每一種原因?qū)EE影響的貢獻(xiàn)又是各不相同的。只有分別計(jì)算OEE的不同“率”，才能分別反映出不同類型的損失。

2 測試設(shè)備OEE應(yīng)用

2.1 測試設(shè)備OEE計(jì)算

根據(jù)OEE的計(jì)算公式，結(jié)合集成電路生產(chǎn)的特點(diǎn)以及芯片測試廠的實(shí)際運(yùn)行流程定義出測試廠OEE的計(jì)算公式進(jìn)行改良，以便更有效地對OEE進(jìn)行控制和改進(jìn)。具體測試廠OEE計(jì)算公式如下：

OEE=時間開動率×性能開動率×合格品率

這里的損失就包括計(jì)劃內(nèi)的停機(jī)和不可預(yù)見的故障，前者如周期性機(jī)臺維護(hù)，后者路工程調(diào)試、機(jī)臺

異常。

性能開動率：指在設(shè)備正常運(yùn)行時間內(nèi)，設(shè)備處理芯片的理論效率，等于利用率×WPH。

WPH：標(biāo)準(zhǔn)狀況下，某機(jī)臺在既定工序下上單位小時內(nèi)可以產(chǎn)出的片數(shù)（Wafer Per Hour）

根據(jù)測試廠OEE計(jì)算公式，計(jì)算出2012年A型測試機(jī)的平均OEE為69.28%，見表1。

2.2 測試設(shè)備OEE損失分析

結(jié)合測試廠生產(chǎn)運(yùn)行的情況，將OEE損失與生產(chǎn)實(shí)際問題對應(yīng)見表2。

在分析OEE損失過程中，采用了因果分析法和失效模式與影響分析（FMEA）結(jié)合的方法。首先運(yùn)用頭腦風(fēng)暴的方法將各項(xiàng)損失的因素繪制成因果關(guān)系圖，接著運(yùn)用失效模式與影響分析的方法對各種損失進(jìn)行量化，根據(jù)RPN值大小順序?qū)τ绊懘蟮囊蛩貎?yōu)先采取改善措施。這樣既能做到重點(diǎn)突出了又能做到了全面兼顧，確保改善速度比較快，效果比較顯著。

經(jīng)過對A型測試機(jī)OEE損失分析，可以得出：（1）計(jì)劃維護(hù)時間長；設(shè)備故障后等待備件時間長；產(chǎn)品轉(zhuǎn)換時從原先的高溫狀況轉(zhuǎn)換到常溫狀況所需時間長是三個造成時間開動率降低的最主要原因。（2）當(dāng)設(shè)備發(fā)生異常停機(jī)時報警信息不清晰導(dǎo)致現(xiàn)場操作人員不能及時發(fā)現(xiàn)；經(jīng)驗(yàn)不足導(dǎo)致現(xiàn)場工程師處理停機(jī)不當(dāng)；在測試中發(fā)生overkill未被及時發(fā)現(xiàn)是性能開動率下降的三個主要原因。（3）合格品率損失針痕打出pad而人工檢查不能有效發(fā)現(xiàn)及晶片中部分die需要重測而將整片晶片重測是造成合格品率降低的主要原因。

2.3 測試設(shè)備OEE提升實(shí)踐

針對影響設(shè)備OEE的主要原因，測試廠設(shè)備管理人員及其他相關(guān)人員采取了相應(yīng)的改進(jìn)措施：（1）優(yōu)化計(jì)劃維護(hù)流程修改計(jì)劃維護(hù)手冊，減少了計(jì)劃維護(hù)時間；自行研發(fā)輔助降溫設(shè)備，縮減了設(shè)備降溫過程；創(chuàng)建備件數(shù)據(jù)庫，完善備件管理方法提升時間開動率。（2）開發(fā)設(shè)備故障信息采集系統(tǒng)及時準(zhǔn)確地掌握設(shè)備狀況；建立設(shè)備異常及處理信息系統(tǒng)方便現(xiàn)場維修人員做出正確判斷并采取有效措施；升級設(shè)備版本增加設(shè)備功能等方法提升性能開動率。（3）通過優(yōu)化生產(chǎn)流程等方法提升合格品率。

通過一系列的改進(jìn)措施，A型測試機(jī)的OEE提升了6.15%。A型測試機(jī)產(chǎn)能增加產(chǎn)生的直接效益為每年27.5萬美金。OEE改善效果對比圖見圖2。同時，此次測試機(jī)OEE提升的實(shí)踐為今后測試廠設(shè)備管理提供了理論依據(jù)和實(shí)踐經(jīng)驗(yàn)。

3 結(jié)語

對于基于設(shè)備綜合效率的研究，前人已經(jīng)作了許多工作，本文以此為基礎(chǔ)作了一些實(shí)踐性方面的探索，通過對芯片測試機(jī)設(shè)備綜合效率的研究，運(yùn)用因果分析、FMEA等方法，分析了影響OEE的各項(xiàng)因素并制定了改善方案，最終達(dá)到了提升OEE，增加了有效產(chǎn)能，降低制造成本的目的。同時在OEE提高之后，在生產(chǎn)中的執(zhí)行和控制也是非常重要的。

參考文獻(xiàn)

[1] 湯建紅.基于TOC的設(shè)備OEE改善[D].上海交通

大學(xué)，2009.

[2] 劉瑾.改善CQTI廠設(shè)備管理方案設(shè)計(jì)與初步實(shí)施

[D].重慶大學(xué)，2006.

[3] 李葆文.TPM推進(jìn)中設(shè)備綜合效率的計(jì)算問題

[J].設(shè)備管理與維修，2002.

作者簡介：張雷（1976—），男，江蘇常州人，中芯國際集成電路制造（上海）有限公司助理工程師，工程碩士，研究方向：設(shè)備管理。