趙文魁，趙圣哲，馬萬里

（深圳方正微電子有限公司，廣東 深圳 518116）

響應(yīng)曲面法在VDMOS設(shè)計中的應(yīng)用

趙文魁，趙圣哲，馬萬里

（深圳方正微電子有限公司，廣東 深圳 518116）

響應(yīng)曲面法（Response Surface Methodology）是數(shù)學(xué)方法和統(tǒng)計方法相結(jié)合的產(chǎn)物，是用來對所感興趣的問題進行建模和分析的一種方法。其利用合理的實驗設(shè)計方法并通過實驗得到一定數(shù)據(jù)，采用復(fù)合中心來擬合因素與響應(yīng)值之間的預(yù)測模型，通過對模型的分析來尋求最優(yōu)設(shè)計參數(shù)和流程的最佳操作設(shè)置，從而解決多變量的實驗問題。該方法可應(yīng)用在VDMOS功率器件設(shè)計中，可以使VDMOS設(shè)計人員更加直觀地從多個復(fù)雜的設(shè)計參數(shù)匹配中尋找到最有價值的匹配，大大方便了VDMOS設(shè)計人員。同時，該方法也可以大大降低器件設(shè)計及生產(chǎn)過程中的時間和成本。

響應(yīng)曲面法；垂直雙擴散金屬氧化物晶體管；設(shè)計

1 引言

響應(yīng)曲面法是數(shù)學(xué)方法和統(tǒng)計方法相結(jié)合的產(chǎn)物，是用來對所感興趣的問題進行建模和分析的一種方法，其目的是尋找優(yōu)化區(qū)域，建立優(yōu)化區(qū)域的模型，從而找到相應(yīng)的優(yōu)化值[1]。

近十年來，響應(yīng)曲面法的應(yīng)用領(lǐng)域一直在擴大，其他領(lǐng)域中統(tǒng)計學(xué)的進步也推動了它的發(fā)展。VDMOS功率器件由于具有快的開關(guān)速度，高的輸入阻抗和良好的電流自我調(diào)節(jié)能力，在各種功率應(yīng)用中越來越受到重視。然而，VDMOS功率器件設(shè)計仍然是目前的一個難點，為了得到最佳性能的功率器件，需要設(shè)計者合理地選擇和調(diào)整各個工藝流程以及工藝參數(shù)，尋找最佳的工藝條件。過去只能采用實際生產(chǎn)的方式反復(fù)進行多次實驗，以對最佳條件進行摸索，此種方法事倍功半，而且常常得不到想要的結(jié)果。

隨著相關(guān)軟件技術(shù)的發(fā)展，現(xiàn)代VDMOS功率器件設(shè)計者可以通過設(shè)計軟件對器件工藝條件或參數(shù)進行數(shù)值模擬以及仿真，起到事半功倍的效果。

然而，很多工藝和器件模擬的CAD工具都是基于物理模型和數(shù)值求解，可以分析給定條件下的器件性能，當(dāng)要對諸多因素的影響進行分析，并在一定范圍內(nèi)進行性能優(yōu)化時，單純用工藝和器件模擬器就很難實現(xiàn)。應(yīng)用響應(yīng)曲面法，可以解決這種多因素分析和性能優(yōu)化的問題[2~4]。

本文主要介紹響應(yīng)曲面法在VDMOS功率器件設(shè)計領(lǐng)域中的應(yīng)用，方便VDMOS設(shè)計人員更直接地找到最佳的設(shè)計及工藝參數(shù)。

2 VDMOS功率器件設(shè)計簡介

目前的設(shè)計過程主要包括以下步驟：

（1）設(shè)計結(jié)構(gòu)，選擇合適的元胞圖形；

（2）根據(jù)理論計算，得到較優(yōu)化的外延層厚度、濃度、體區(qū)結(jié)深等關(guān)鍵工藝參數(shù)；

（3）編寫相關(guān)程序，繪制器件網(wǎng)格圖，根據(jù)設(shè)定基本參數(shù)進行模擬及仿真，確定最佳工藝參數(shù)。

2.1設(shè)計結(jié)構(gòu)

單個元胞的形狀、排列的方式以及尺寸是結(jié)構(gòu)設(shè)計的最主要內(nèi)容。目前的VDMOS元胞有各種各樣的形狀，比如圓形、正方形、長方形、條形、六角形等。每種圖形具有的特點也不一致。單個元胞結(jié)構(gòu)的設(shè)計需綜合考慮以下三個方面：

（1）元胞間距與元胞尺寸的優(yōu)化；

（2）元胞總體面積和導(dǎo)電溝道區(qū)的面積之比；

（3）無效面積設(shè)計優(yōu)化。

由于VDMOS功率器件陣列為最小元胞的重復(fù)排列，因此只需對一個元胞進行設(shè)計即可。我們需要獲得的指標(biāo)主要體現(xiàn)為電參數(shù)，在結(jié)構(gòu)設(shè)計中主要體現(xiàn)在元胞邊緣和N型穿通的距離C、柵長s、柵極間距a[5]。

器件的導(dǎo)通電阻與器件的幾何參數(shù)s、a以及元胞的排列方式都密切相關(guān)，導(dǎo)通電阻可以用式（1）表達(dá)：

式中Ron·c為溝道電阻，Dc為溝道密度，St為總面積。

有文獻(xiàn)研究結(jié)果表明，溝道密度Dc可以用式（2）表達(dá)[6]：

其中g(shù)為與元胞形狀及元胞排布相關(guān)的系數(shù)。設(shè)計人員可通過光刻的最小線寬、套刻精度以及器件的導(dǎo)通電阻等工藝參數(shù)綜合考慮，來對柵長s及柵極間距a的值進行選擇。

2.2器件關(guān)鍵參數(shù)設(shè)計

通過理論計算以及模擬，確定器件部分最佳工藝參數(shù)。對于擊穿電壓在100~1000 V內(nèi)的功率器件，利用式（3）、（4）、（5）來確定基本參數(shù)比較理想。

對于理想的外延層，給定VB，高阻外延層的最佳摻雜濃度為Nepi，外延層厚度為Wepi以及外延層的電阻率的計算公式如下：

以擊穿電壓為600 V的VDMOS產(chǎn)品為例，可以通過式（4）、（5）、（6）計算得到需要的EPI摻雜濃度、電阻率以及厚度。

2.3 TCAD模擬及仿真

根據(jù)理論計算得到了器件的關(guān)鍵工藝參數(shù)，可通過TCAD軟件對器件的靜態(tài)特性、轉(zhuǎn)移特性、I-V曲線進行仿真，根據(jù)仿真結(jié)果對理論計算進行修正。

3 響應(yīng)曲面法的應(yīng)用

根據(jù)理論計算以及仿真，VDMOS設(shè)計人員可以確定目標(biāo)產(chǎn)品的關(guān)鍵工藝參數(shù)，但在實際生產(chǎn)過程中，不同的生產(chǎn)線（包括工藝人員、設(shè)備狀態(tài)等）狀態(tài)不能保證完全一致，因此實際生產(chǎn)中通常會得到不一致的結(jié)果。對于VDMOS器件來說，影響特性的工藝參數(shù)較多，不同的工藝參數(shù)之間甚至還會互相影響，因此需通過響應(yīng)曲面法來進行“多變量”的分析。

響應(yīng)曲面法通過利用合理的實驗設(shè)計方法并通過實驗得到一定數(shù)據(jù)，采用復(fù)合中心來擬合因素與響應(yīng)值之間的預(yù)測模型，通過對模型的分析來尋求最優(yōu)設(shè)計參數(shù)和流程的最佳操作設(shè)置，從而解決多變量的實驗問題。

以600 V功率VDMOS器件為例。通過理論計算和仿真可以得到以下與器件擊穿電壓和導(dǎo)通電阻有關(guān)的關(guān)鍵參數(shù)。

表1 器件關(guān)鍵參數(shù)

在實際生產(chǎn)中，需對此設(shè)計結(jié)果進行拉偏，以便得到適合生產(chǎn)線的工藝參數(shù)，見表2。

表2 拉偏結(jié)果

根據(jù)此拉偏表格，需進行多次實驗才能找到“多變量”的最佳匹配結(jié)果，耗時耗力。

此時我們可以采用響應(yīng)曲面法，來建立如圖1所示的模型和實驗方案。

圖1 多變量模型建立

根據(jù)此模型，可以得到如圖2所示的實驗方案。

圖2 多變量模型得到的實驗方案

此方案將各個參數(shù)之間做了完整的匹配，通過DOE（實驗設(shè)計），將實驗完成后，軟件可將實驗結(jié)果進行分析，得到如圖3所示的預(yù)測模型。

圖3 根據(jù)實驗結(jié)果得到的預(yù)測模型

根據(jù)此預(yù)測模型，設(shè)計人員可以方便地從多個因子里找到最佳的設(shè)計方案。響應(yīng)曲面法的使用，可以大大地方便VDMOS設(shè)計人員從復(fù)雜的“多變量”參數(shù)中尋找最有價值的匹配。

4 結(jié)論

本文簡要介紹了功率VDMOS器件設(shè)計的主要流程，并詳細(xì)論述了應(yīng)用響應(yīng)曲面法進行半導(dǎo)體設(shè)計參數(shù)優(yōu)化的新途徑，這是一個器件設(shè)計中極其方便并具有很大潛力的新方法，它可以使VDMOS設(shè)計人員更加直觀地從復(fù)雜的設(shè)計參數(shù)（多變量）中尋找最有價值的匹配，方便了VDMOS設(shè)計人員，同時也可大大降低器件設(shè)計及生產(chǎn)過程中的時間和成本。

[1] 胡雅琴. 響應(yīng)曲面二階設(shè)計方法比較研究[D].天津：天津大學(xué)，2005. 1-3.

[2] Cecchetti M, Lissoni M, Lombardi C et al. Process analysis using RSM and simulation[R]. Leuven: ESSDERC 92, 1992:511-514.

[3] Cartuyvels R, Booth R, Kubicek S,et al. A Powerful TCAD system including advanced RSM techniques for various engineering optimization problems[R]. Vienna: SISDEP 93, 1993:29-32.

[4] Gaston G J, Walton A J. The integration of simulation and response surface methodology for the optimization of IC processes[J]. IEEE Trans Semicon Manufac, 1994, 7(1): 22-33.

[5] 王泗禹. 600 V高壓VDMOS器件導(dǎo)通電阻仿真優(yōu)化設(shè)計[D]. 成都：電子科技大學(xué), 2010. 34-36.

[6] Chenming Hu, Min-Hwa Chi, Vikram, M, P. Optimum Design of Power MOSFET'S [J]. IEEE Transactions on Electron Devices, 1984, 31(12): 1693-1770.

[7] 姜偉. 基于TCAD的VDMOS功率器件仿真研究[D].黑龍江：黑龍江大學(xué), 2011. 28-29.

The Applications of Response Surface Methodology in VDMOS Design

ZHAO Wenkui, ZHAO Shengzhe, MA Wanli
（Founder Microelectronics International Co.,Ltd.,Shenzhen, 518116,China）

Response surface methodology is based on the mathematical methods and statistical methods, and which using reasonable experimental design methods and getting some data from experiments, using a composite center to fit the forecasting model between the factors and response, based on the analysis of the model to find the best optimal design parameters and operating process settings, to solve the experiments which have the multivariate problem. This method can be applied in the design of VDMOS power device, the designer can intuitive find the most valuable match from a number of complex design parameters, it is very convenient for VDMOS designer. And at the same time, this method can greatly reduce the cost and process time of the device.

RSD; VDMOS; design

TN402

A

1681-1070（2014）10-0030-03

2014-08-07