陸 堅，姜汝棟

（1.江南大學(xué)，江蘇 無錫 214122 ；2.中國電子科技集團公司第58研究所，江蘇 無錫 214035）

靜電放電器件充電模型CDM失效機理分析

陸 堅1，2，姜汝棟2

（1.江南大學(xué)，江蘇 無錫 214122 ；2.中國電子科技集團公司第58研究所，江蘇 無錫 214035）

CMOS集成電路進入納米時代，電路的功能日趨復(fù)雜，面積也不斷增加，電路自身存儲的靜電電荷對電路造成的損傷將不可忽視，在失效分析中，這種失效模型稱為器件充電模型。詳細介紹了器件充電模型與人體模型及機器模型在電路原理和電流波形上的不同之處，分析電路上存儲電荷的機理和原因，主要是由于電路在生產(chǎn)和使用環(huán)境中受到靜電源的感應(yīng)以及電路和其他物體或空氣的摩擦等造成。詳細分析器件充電模型引起電路損傷的失效機理，器件充電模型作為一個電荷驅(qū)動型，其電流方向主要是由電路內(nèi)部向外部流動，其電流大、上升速度快，會對電路的柵極造成損傷。

靜電放電；器件充電模型；人體模型；機器模型

1　引言

在金屬氧化物半導(dǎo)體（CMOS）集成電路中，隨著工藝水平的不斷提升，器件的尺寸縮小至深亞微米以上，器件的性能和速度不斷提升，以降低成本。但在縮小工藝尺寸的同時，也帶來了一些可靠性方面的問題，靜電放電損傷就是其中一個比較突出的問題。

在現(xiàn)實使用環(huán)境中，到處都存在電容效應(yīng)，靜電電荷可以存儲在任何物體中，靜電放電現(xiàn)象隨處可見。針對集成電路，當(dāng)前業(yè)界比較公認(rèn)的三種靜電放電模型是人體放電模型（Human body Model，以下簡稱HBM）、機器放電模型（Machine Model，以下簡稱MM）和器件充電模型（Charged Device Mode，以下簡稱CDM）。這三種模型中，HBM和MM由于提出較早而被人們熟知，工程師們也有針對性地設(shè)計了各種各樣的靜電保護結(jié)構(gòu)來提升器件的靜電放電防護水平。但隨著工藝水平和器件功能的復(fù)雜度提升，器件的體積和面積越來越大，另一種靜電放電模型CDM逐漸成為一個凸出的問題。

2　CDM與HBM/MM的區(qū)別

HBM是指人因走動摩擦或其他原因在身體上積累了靜電電荷，當(dāng)人體接觸器件時，人體上積累的電荷就會經(jīng)過器件的某一個引腳進入器件內(nèi)部，再經(jīng)過器件放電到大地。這個放電過程會在短到幾百毫秒的時間內(nèi)產(chǎn)生數(shù)安培的放電電流，從而燒毀器件。其等效電阻為1 500 Ω，電容100 pF，等效電路如圖1所示。

圖1　ESD人體模型網(wǎng)絡(luò)

MM是指機器或測試機的金屬機械手臂自身積累了靜電電荷，當(dāng)機器碰到器件時，就會通過器件的某個引腳放電，造成器件損傷。因為金屬的等效電阻為0 Ω，其等效電容定為200 pF，其放電的過程比HBM的放電過程更短，在幾毫微秒到幾十毫微秒之內(nèi)會有數(shù)安培的瞬間放電電流產(chǎn)生，造成器件損傷；MM的等效電路如圖2所示。

圖2　ESD機器模型網(wǎng)絡(luò)

CDM是指器件由于摩擦或電場感應(yīng)等原因，在器件內(nèi)部積累了大量的靜電電荷，在積累靜電電荷的過程中，因為沒有通路，所以還未造成器件的損傷。當(dāng)帶有大量電荷的器件接觸地面或接地良好物體時，器件內(nèi)部的電荷就會從器件自身向外流出，造成放電現(xiàn)象。器件面積越大，積累的電荷越多，釋放的電流就越大。這種放電模型的放電時間更短，在實際測試中也很難被模擬，不同的放置方式、不同的封裝形式都會導(dǎo)致不同的放電電流。CDM示意圖如圖3所示。

圖3　ESD器件充電模式示意圖

在這三種靜電放電模型中，CDM的峰值電流是HBM和MM的40倍，放電速度是HBM和MM的100倍，CDM是三種模型中造成損傷最嚴(yán)重的一種。三種不同放電模式的放電電流如圖4所示。

圖4　三種放電模型的電流波形比較

3　CDM的產(chǎn)生原因

在集成電路的整個生產(chǎn)與制造過程中，能夠產(chǎn)生靜電電荷的場所與物體非常多，與HBM和MM相比，CDM的靜電電荷來源無法預(yù)見，CDM非常難以控制和防護。能夠產(chǎn)生靜電電荷的常見物品和場合有晶圓夾具、晶圓探針、輸送帶傳送系統(tǒng)、干燥箱、顯微鏡及檢驗試驗設(shè)備、封裝過程、測試過程、測試座和燒寫器等，特別是帶有玻璃、塑料和陶瓷等材質(zhì)的物體。當(dāng)器件與這些物體接觸時，由于電場感應(yīng)或摩擦帶電的方式導(dǎo)致電路自身附著大量電荷而發(fā)生典型的CDM失效。

在CDM模型中，靜電電荷是存儲在器件自身上的。由于器件是處于懸空狀態(tài)，積累在器件體內(nèi)的靜電電荷因同性相斥，在器件內(nèi)部的電場是均勻分布的，但是集成電路的器件都是制作在硅片表面幾個微米的厚度內(nèi)。如圖5所示，在一0.8 μm的CMOS制程技術(shù)中，其N阱的深度約2 μm，N+或P+擴散層的深度僅約0.17 μm，但硅片的厚度約有250～300 μm，因此大部分的靜電電荷是儲存在器件的襯底之中。

當(dāng)一個積聚CDM靜電電荷的器件突然接觸大地，累積在器件體內(nèi)的電荷便會突然向這個接地的引腳集中，而產(chǎn)生放電電流。這時靜電電荷能在很短的時間內(nèi)從器件本體流出，在輸入級電路的柵極上瞬時產(chǎn)生過高的電壓，這個電壓跨接在柵極氧化層上，導(dǎo)致柵極氧化層損傷。雖然該輸入級的PAD旁都放置了靜電防護電路，但由于CDM的電流泄放速度快、能量大，靜電保護電路來不及導(dǎo)通泄放的CDM電流，仍導(dǎo)致輸入級電路的柵極損傷。如圖5所示，在器件本體內(nèi)積累的正電荷可能產(chǎn)生的靜電電流路徑與積累的負電荷所產(chǎn)生的靜電電流路徑相同、方向相反。

圖5　器件充電模式靜電電荷示意圖

因為靜電電荷是累積在器件內(nèi)部的，不像HBM或MM的靜電電荷是由器件的外部經(jīng)器件的引腳而進入器件內(nèi)。因此即使該輸入級靜電放電防護電路能夠承受很高的HBM或MM靜電放電電壓，其CDM的靜電放電耐受能力不一定高。如圖6所示，某個器件的HBM的靜電放電能力達到4 000 V，在生產(chǎn)過程中操作人員都做了嚴(yán)格的靜電防護，但是損傷仍然發(fā)生，經(jīng)過失效分析是其內(nèi)部器件的柵遭到了損傷，測試其CDM放電能力只有500 V而已。也就是說，我們在關(guān)注HBM和MM兩種靜電放電能力的同時，不能忽視CDM的防護能力。

圖6　內(nèi)部單元柵氧擊穿

4　CDM的失效機理分析

在HBM或者MM靜電事件中，ESD電流是沿著器件溝道的公共接觸點，由漏端到源端流動的。在這個電流路徑中，由于ESD電流和能量較大，可能產(chǎn)生的失效機理有多晶損傷、柵氧損傷、源/漏穿通和漏接觸孔針孔等。而在CDM靜電事件中，電流路徑不同于HBM和MM靜電電流路徑，典型的失效現(xiàn)象是器件內(nèi)部單元靠近接地輸入/輸出PAD的部分發(fā)生柵氧損傷，如圖7所示。

圖7　HBM、MM和CDM可能的失效部位

CDM靜電事件是一個電荷驅(qū)動的現(xiàn)象，由于摩擦等原因產(chǎn)生的靜電電荷存儲于器件自身。如果這個存儲有靜電電荷的器件的某一個引腳接觸到接地良好的金屬表面，最初均勻分散在整個器件中的電荷會集中起來，在很短的時間內(nèi)通過接地引腳泄放掉。

CDM事件中，器件的寄生電容就是不同大小體積芯片的等效電容。所以不同的電路有不同的峰值電流和CDM靜電水平。因為CDM的放電電流要比HBM和MM的大而且放電速度快，在CDM靜電事件中，當(dāng)設(shè)置在端口的ESD保護電路打開之前，內(nèi)部電路就發(fā)生損傷。CDM這種電容性結(jié)構(gòu)在高頻條件下，靜電電流最有可能流過柵氧，柵氧在CDM靜電事件中最容易遭到損傷。引起這種失效現(xiàn)象的失效機理是大電流密度和強電場；電流引起的失效模式是：大電流損傷產(chǎn)生焦耳熱，融化了器件的某個區(qū)域。與強電場有關(guān)的失效模式有兩種：一種是絕緣層斷裂或損傷，另一種是電荷注入。絕緣層損傷是由于施加于絕緣層的電場強度超過了該絕緣材料可承受的最大電場強度；電荷注入是由于結(jié)表面的強電場加速了電子，使電子獲得了足夠的能量，克服了氧硅的能量勢壘。圖8是CDM事件導(dǎo)致的柵極開裂。

5　結(jié)束語

CMOS制程已進入納米時代，柵氧厚度變得越來越薄，導(dǎo)致寄生電容的增加，因此納米CMOS制程中的MOS管的柵氧更易受到CDM靜電事件的損傷。現(xiàn)在更多功能和系統(tǒng)都集成到單個芯片中，例如SOC，這也同時增加了器件的尺寸和寄生電容，導(dǎo)致更多的電荷可以貯存在器件中，誘發(fā)更多的CDM靜電電流。

圖8　CDM事件后導(dǎo)致反向器的柵極開裂

由于靜電電荷在生活中大量存在且無法避免，所以CDM靜電模型的防護工作要比HBM/MM的困難。目前比較常用的方法是控制兩端，一是從設(shè)計上進行加固，研究有效的防護線路，提高器件自身的CDM防護能力，但是設(shè)計的技術(shù)難度高、成本大；另一種就是在器件的生產(chǎn)等過程中加強ESD控制，將積累在器件體內(nèi)的靜電電荷降到最少，減少CDM可能造成的損傷，這種方式由于其經(jīng)濟性和靈活性而被普遍采用。

[1] Steven H Voldman. ESD: Physics and Devices [M]. John Wiley & Sons, Ltd, 2004.

[2] Steven H Voldman. ESD: Failure Mechanisms and Models[M]. John Wiley & Sons, Ltd, 2004.

[3] Alburt Z H Wang. On chip protectiong for integrate circuits[C]. Illinois Institute of Technology, 2002.

[4] Jerry Soden, Jaume Segura, Charles F Hawkins. Electronics and Failure Analysis[C]. Sandia National Labs, 2011.

征稿啟事

《電子與封裝》雜志是目前國內(nèi)唯一一本全面報道封裝與測試技術(shù)、半導(dǎo)體器件和IC的設(shè)計與制造技術(shù)、產(chǎn)品與應(yīng)用以及前沿技術(shù)、市場信息等的技術(shù)性刊物，為促進我國封裝測試專業(yè)技術(shù)水平的提高和生產(chǎn)技術(shù)的發(fā)展，加強技術(shù)交流和信息溝通，特向廣大讀者和有關(guān)專業(yè)人員誠征下列內(nèi)容稿件：反映國內(nèi)外封裝測試技術(shù)的綜述文章；反映國內(nèi)外半導(dǎo)體器件與集成電路設(shè)計與制造技術(shù)的綜述文章；電子封裝測試技術(shù)及科研成果；電子器件與集成電路測試技術(shù)及其科研成果；厚薄膜電路、混合電路、MCM、MEMS、印刷電路等組裝技術(shù)和研究成果；各種封裝材料、管殼、模具、引線框架和設(shè)備等的研究、設(shè)計和生產(chǎn)技術(shù)；圓片測試技術(shù)及成品測試技術(shù)；半導(dǎo)體封裝、測試、設(shè)計、制造市場信息及市場分析；半導(dǎo)體產(chǎn)業(yè)發(fā)展的政策與策略；電子器件與集成電路設(shè)計技術(shù)；電子器件與集成電路制造技術(shù)；電子器件和集成電路可靠性及失效分析技術(shù)；電子器件和IC產(chǎn)品與應(yīng)用；半導(dǎo)體封裝測試及設(shè)計制造前沿技術(shù)。

根據(jù)國家期刊出版的有關(guān)要求，作者投稿時請注意下列事項：

1 來稿盡量用電子文檔形式發(fā)至本刊電子郵箱，全文不宜過長，應(yīng)盡量控制在6頁以內(nèi)。

2 正文內(nèi)容應(yīng)包含標(biāo)題、作者及其工作單位、摘要、關(guān)鍵詞、正文、參考文獻及作者簡介。其中標(biāo)題、作者及其工作單位、摘要、關(guān)鍵詞須中英文對照。中文標(biāo)題控制在20個漢字以內(nèi)，英文標(biāo)題最多不超過400個字符；作者按在論文中的地位排列，工作單位需給出所有作者的工作單位全稱、所在省市及郵政編碼，不同單位作者請用上標(biāo)注明；摘要應(yīng)寫明論文的研究目的、方法及成果、結(jié)論或簡要說明論文內(nèi)容的要點，中文摘要為200~300字，英文摘要200字左右，避免一句話摘要；關(guān)鍵詞為3~8個，中文關(guān)鍵詞應(yīng)使用中文全稱表示，盡量不采用英語縮略語；正文需適當(dāng)分節(jié)；參考文獻請按GB7714-2005著錄；作者簡介包括作者姓名、性別、出生年份、籍貫、畢業(yè)院校、學(xué)位、職稱、研究方向或所從事工作、單位及個人一寸證件照一張。

3 如為國家基金項目者，應(yīng)按照國家有關(guān)部門規(guī)定的正式名稱寫明基金項目并在圓括號注明項目編號。

4 文內(nèi)插圖與表格應(yīng)有圖/表序和圖/表題，圖表內(nèi)的英文詞均改為中文，圖表應(yīng)為黑白圖像并盡量清晰。

5 來稿請注明第一作者或聯(lián)系人的電話、E-mail或其他長期聯(lián)系方式。稿件一經(jīng)錄用，將按國家有關(guān)標(biāo)準(zhǔn)支付稿酬。

來稿請發(fā)E-mail至ep.cetc58@163.com，或登錄本刊新開通的網(wǎng)絡(luò)在線采編系統(tǒng)進行在線投稿，網(wǎng)址：http://dyfz. cbpt.cnki.net

ESD’s CDM Failure Mechanism Analysis

LU Jian1,2, JIANG Rudong2

（1.Jiangnan University,Wuxi214122,China; 2.China Electronics Technology Group Corporation No.58Research Institute,Wuxi214035,China）

In nano-scale CMOS process, integrate circuit’s area become larger, and it’s function complicated. Because device’s stored charges make device failed,which should be taken into consideration. This failure model is charged device model. The paper introduces the difference of circuit diagram and electric current between the human body model, the machine model and the charged device model. It explains the mechanism and the reasons how the device stored charges: in processes of the ICs, charges can be induced by the ESD source and device rub with other substances and air. Finally, it analysis the failure mechanism made by CDM. CDM is driven by charges, the direction of the ESD current is from device’s inner to outer, it’s high current and quick rise time will make the oxygen gate fail.

electrostatics discharge; charged device model; human body model; machine model

TN306

A

1681-1070（2014）10-0039-04

陸 堅（1973—），男，江蘇無錫人，江南大學(xué)物聯(lián)網(wǎng)工程學(xué)院集成電路工程專業(yè)工程碩士，研究方向為亞微米CMOS集成電路的ESD測試技術(shù)，目前在中國電子科技集團公司第58研究所從事集成電路可靠性技術(shù)研究和管理工作；

姜汝棟（1989—），男，江蘇溧陽人，本科，在中國電子科技集團公司第58研究所從事集成電路失效分析工作。

2014-09-15