摘要：隨著現(xiàn)在信息化程度不斷加深，數(shù)字信號(hào)的傳輸速度加快，信號(hào)的工作頻率也在不斷提高，信號(hào)完整性問題日益突出。本文針對(duì)高速PCB設(shè)計(jì)中容易出現(xiàn)的反射問題，對(duì)反射產(chǎn)生的現(xiàn)象和原理進(jìn)行相關(guān)分析，并討論幾種減弱反射的阻抗匹配和端接方案，分析每個(gè)方法的電路組成和使用優(yōu)點(diǎn)和缺點(diǎn)。

關(guān)鍵詞：信號(hào)完整性；高速信號(hào)；反射；端接

中圖分類號(hào)：TN79 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9599 （2012） 23-0000-02

在電子行業(yè)迅速發(fā)展的今天，高速化和集成化已經(jīng)涉及到了生活的各個(gè)方面。隨著信號(hào)頻率的提高，電路板的集成度增加，PCB層數(shù)的增加，導(dǎo)致各種信號(hào)完整性問題。在數(shù)字電路中，反射引起的信號(hào)過沖和下沖，主要容易導(dǎo)致電路噪聲容限降低和輸入輸出延遲等問題，嚴(yán)重時(shí)更是會(huì)擊穿元器件。

1 反射的形成和機(jī)理

在信號(hào)傳輸過程中，路徑上的每一步都有相應(yīng)的瞬態(tài)阻抗，如果信號(hào)沿互聯(lián)線傳播時(shí)受到的瞬態(tài)阻抗發(fā)生變化，一部分信號(hào)將會(huì)被反射，另一部分發(fā)生失真并繼續(xù)傳播下去。主要引起的原因就是阻抗不匹配，阻抗失配越嚴(yán)重，反射影響就越大。在這里，定義反射系數(shù)為ρ，表示信號(hào)反射的大小。

計(jì)算公式為： 。式中： 是反射電壓； 是入射電壓； 是傳輸線瞬態(tài)阻抗； 是反射處瞬態(tài)阻抗。

做設(shè)計(jì)時(shí)，當(dāng)信號(hào)源內(nèi)阻小于傳輸線阻抗時(shí)，源端出現(xiàn)負(fù)反射，引起常說的振鈴現(xiàn)象，也叫做過衰減。

當(dāng)信號(hào)源內(nèi)阻大于傳輸線阻抗時(shí)，源端發(fā)生正反射，信號(hào)會(huì)有攀升現(xiàn)象，也叫欠衰減。

在高速PCB設(shè)計(jì)時(shí)，當(dāng)出現(xiàn)反射引起的信號(hào)完整性問題，如何根據(jù)問題波形處理阻抗匹配是關(guān)鍵。

2 阻抗匹配與端接方案

對(duì)于阻抗不匹配引起的信號(hào)反射，目標(biāo)是根據(jù)傳輸線的特性阻抗的值，在源端或者終端進(jìn)行阻抗匹配，使電路滿足源反射系數(shù)或者負(fù)載反射系數(shù)為0.

常用的有兩種方法：

（1）使負(fù)載阻抗與傳輸線阻抗匹配，即并行端接；

（2）使源阻抗與傳輸線阻抗匹配，即串行端接。

只要負(fù)載端或源端有一個(gè)達(dá)到反射匹配，反射將被消除。

并行端接是指在靠近負(fù)載端的位置加上拉或則下拉阻抗來實(shí)現(xiàn)終端阻抗匹配。常見的方法有：直接并行端接，戴維寧并行端接，并行AC端接，二極管并行端接等。這里主要對(duì)戴維寧并行端接和二極管并行端接進(jìn)行分析。

戴維寧并行端接：此種方法是在源端加入上拉電阻R1和下拉電阻R2，通過兩個(gè)電阻分壓達(dá)到阻抗匹配。

因?yàn)楸仨殱M足阻抗匹配 （1）

由戴維寧分壓 （2）

數(shù)字電路中， 的大小必須同時(shí)確保驅(qū)動(dòng)器的輸出高電平和低電平，綜合上述可以得到

，

原理如下：

優(yōu)缺點(diǎn)分析：在加入上拉電源后，源端器件驅(qū)動(dòng)能力的要求有所降低，但是VCC 和地之間存在有電阻R1 和R2， 當(dāng)系統(tǒng)工作時(shí)，兩個(gè)電阻吸收電流，因此直流功耗較大。

二極管并行端接：此方法通過在終端加入兩個(gè)二極管，因?yàn)槎O管具有正向低電壓，反向截止的特性，可以對(duì)反射起到抑制作用。

我們建立仿真如下：

仿真結(jié)果如下：

優(yōu)缺點(diǎn)分析：從結(jié)果可以看出，在選用1Ghz的正弦信號(hào)時(shí)，二極管抑制反射效果并不是很好。這是由于二極管自身的開關(guān)速度決定的。所以這種方法對(duì)于較高速的系統(tǒng)不適用。利用二極管端接方便省時(shí)。尤其在檢測(cè)到振鈴問題，通過加入二極管可以直接消除。優(yōu)點(diǎn)是使用二極管方便，容易實(shí)現(xiàn)，解決振鈴問題時(shí)效果較好。

串行端接是指在靠近源端的位置加入一個(gè)電阻Rs，使信號(hào)源阻抗與傳輸線阻抗匹配。電阻值的確定方法是：串行電阻阻值加上驅(qū)動(dòng)源的內(nèi)部阻抗略大于或等于傳輸線阻抗，傳輸時(shí)呈輕微過阻尼狀態(tài)。這里用正弦信號(hào)為例進(jìn)行仿真，原理圖如下：

探頭1左邊是源端內(nèi)部，內(nèi)阻為25歐姆。R2是加入的端接電阻，為25歐姆，兩者的和為50歐姆，與傳輸線匹配。探頭3處為終端，傳輸線延遲為1納秒。

仿真結(jié)果如下：

優(yōu)缺點(diǎn)分析：串行端接沒有外加電源，功率消耗小。缺點(diǎn)是：由于加入了源端電阻，在兩倍傳輸時(shí)間內(nèi)信號(hào)會(huì)出現(xiàn)半波幅度的信號(hào)。分析仿真圖可以看出，在2ns的時(shí)間內(nèi)，源端出現(xiàn)了正好是半個(gè)正弦信號(hào)，2ns后兩端的信號(hào)才開始重合。當(dāng)信號(hào)輸入不止一個(gè)時(shí)，在這段時(shí)間內(nèi)可能會(huì)出現(xiàn)不正確的邏輯態(tài)。所以串行端接不適合用于高速信號(hào)通路。

可以看出戴維寧端接在高速信號(hào)時(shí)抑制反射效果較好，但有額外的功率消耗。二極管端接和串行端接不適用高速信號(hào)。

3 總結(jié)

反射是在高速PCB設(shè)計(jì)中常見的信號(hào)完整性問題，通過并行或串行端接都可以產(chǎn)生很好的抑制效果。如何根據(jù)電路選擇合適的阻抗匹配技術(shù)是數(shù)字系統(tǒng)維持穩(wěn)定的關(guān)鍵，錯(cuò)誤的阻抗匹配會(huì)出現(xiàn)振鈴或者階梯現(xiàn)象。在實(shí)際的設(shè)計(jì)中，一定要正確選擇端接方案。

參考文獻(xiàn)

[1]謝金明.高速數(shù)字電路設(shè)計(jì)與噪聲控制技術(shù)[M].北京：電子工業(yè)出版社，2003

[2]Altera Corpoattion. High-Speed Board Layout Guidelines[EB/OL].2001.11

[3]沈軍.基于仿真與驗(yàn)證的高速PCB性能研究[D].河南鄭州：解放軍信息工程大學(xué)，2007

[作者簡(jiǎn)介]楊帆，男，湖南益陽人，碩士研究生，電子與通信工程專業(yè)；王玲，教授，電路與系統(tǒng)、物理電子學(xué)碩士生導(dǎo)師，湖南師范大學(xué)物理與信息科學(xué)學(xué)院信息系主任。