何述萬,董 濛,周 虎,梁曉新,周智勇,閻躍鵬,王魁松

(1.中國科學(xué)院微電子研究所,北京 100029;2.新一代通信射頻芯片技術(shù)北京市重點(diǎn)實(shí)驗(yàn)室,北京 100029;3.國家發(fā)展和改革委員會(huì)創(chuàng)新驅(qū)動(dòng)發(fā)展中心(數(shù)字經(jīng)濟(jì)研究發(fā)展中心),北京 100045)

0 引言

新一代信息技術(shù)主導(dǎo)了新一輪科技革命和產(chǎn)業(yè)革新,摩爾定律仍然為社會(huì)的高度互聯(lián)化發(fā)展、經(jīng)濟(jì)的數(shù)字集約化轉(zhuǎn)變提供了重要支撐。

射頻通信是信息交互傳遞的關(guān)鍵,由于對(duì)電路性能的苛刻,往往需要采用化合物半導(dǎo)體來制作晶體管。砷化鎵(gallium arsenide,GaAs)器件的高載流子遷移率和低噪聲等特性使其在射頻通信中承擔(dān)著放大、混頻和控制等作用,在化合物半導(dǎo)體中,其技術(shù)成熟、應(yīng)用廣泛、發(fā)展迅速[1]。

砷化鎵場(chǎng)效應(yīng)管經(jīng)歷了從同質(zhì)結(jié)的金屬—半導(dǎo)體場(chǎng)效應(yīng)管到異質(zhì)結(jié)的高電子遷移率晶體管(high electron mobility transistor,HEMT)、贗調(diào)制高電子遷移率晶體管(pseudomorphic high electron mobility transistor,PHEMT)的發(fā)展過程。異質(zhì)結(jié)中施主與溝道被分隔開來,在極化效應(yīng)下溝道中產(chǎn)生高濃度的電子集合,即二維電子氣(two-dimensional electron gas,2DEG),極大避免了同質(zhì)結(jié)中顯著的庫侖散射作用,提高了電子遷移率。而PHEMT在HEMT的基礎(chǔ)上,用InGaAs取代GaAs作溝道層,使2DEG受雙邊勢(shì)阱限制,提高了載流子的輸運(yùn)特性,削弱了短溝道效應(yīng),使得器件性能更優(yōu)異且更穩(wěn)定[2]。

GaAs PHEMT在實(shí)際應(yīng)用中可在單片上同時(shí)集成增強(qiáng)型/耗盡型場(chǎng)效應(yīng)管,其可靠性是單片微波集成電路性能提升的關(guān)鍵[3-4]。摩爾定律下器件尺寸的微縮,使得工藝和電路參數(shù)對(duì)GaAs PHEMT的影響加劇,諸如閾值電壓VTH、漏源電流IDS、跨導(dǎo)gm等關(guān)鍵電流-電壓特性的退化甚至失效也愈加明顯[1]。性能參數(shù)的退化過程值得從內(nèi)部機(jī)理上進(jìn)行分析研究,生產(chǎn)工藝和電路設(shè)計(jì)的改進(jìn)對(duì)于加強(qiáng)器件及電路的整體可靠性有著重要意義。

文章第1節(jié)通過GaAs PHEMT的經(jīng)典層結(jié)構(gòu)介紹晶體管的功能實(shí)現(xiàn)原理;第2節(jié)結(jié)合模型結(jié)構(gòu)推導(dǎo)PHEMT的I-V特性及其主要的影響參量;第3、4、5節(jié)分別從結(jié)構(gòu)缺陷、電熱應(yīng)力和環(huán)境因素的角度分析PHEMT的主要退化機(jī)理,并針對(duì)這些退化給出了改進(jìn)優(yōu)化的方向和措施;最后,第6節(jié)對(duì)本文內(nèi)容進(jìn)行了回顧總結(jié)。

1 GaAs PHEMT層結(jié)構(gòu)

縱向?qū)咏Y(jié)構(gòu)是決定器件性能的主要因素之一,增強(qiáng)型PHEMT的典型層結(jié)構(gòu)如圖1所示[5-6]。

圖1 增強(qiáng)型PHEMT器件典型層結(jié)構(gòu)Fig.1 Typical layer structure of E-Mode PHEMTs

在半絕緣GaAs襯底上,利用分子束外延(molecular beam epitaxy,MBE)及金屬有機(jī)物化學(xué)氣相沉積(metal-organic chemical vapor deposition,MOCVD)工藝,自下而上生長出具備不同功能的外延層[7]:

(1)緩沖層使用非摻雜GaAs制作,既能減弱襯底表面帶來的生長缺陷以利于外延生長,又能吸收源于生長腔的雜質(zhì)及襯底擴(kuò)散的雜質(zhì),此外,GaAs與InGaAs的禁帶寬度差構(gòu)建了勢(shì)壘以阻止2DEG進(jìn)入緩沖層。

GaAs/AlGaAs超晶格緩沖層也是很好的選擇,GaAs和AlGaAs的多次交替生長使襯底缺陷垂直延伸直至終止,缺陷掩埋效果更好,得到的外延界面更完好,且能大幅降低緩沖層的厚度。

(2)溝道層選用非摻雜InGaAs材料提供高的電子遷移率和飽和漂移速度,其禁帶寬度相比AlGaAs、GaAs更窄,這種層間導(dǎo)帶的不連續(xù)性使溝道層中形成強(qiáng)約束力的三角勢(shì)阱,電子被封閉在AlGaAs/InGaAs異質(zhì)結(jié)界面的狹窄勢(shì)阱中,形成2DEG。為了克服InGaAs/GaAs異質(zhì)結(jié)界面因晶格失配而產(chǎn)生的應(yīng)力,一般把InGaAs層生長得很薄,讓其中晶格存在畸變,晶格畸變的薄膜吸收失配產(chǎn)生的應(yīng)力的過程就是贗調(diào)制[8]。

(3)隔離層使用非摻雜AlGaAs材料增大勢(shì)壘層離化施主電荷與溝道層2DEG的距離,以減弱庫侖散射作用,降低器件噪聲,使得載流子輸運(yùn)特性得以改善的同時(shí)不明顯影響2DEG的濃度。

(4)勢(shì)壘層常用寬禁帶的摻雜AlGaAs材料為勢(shì)能更低的溝道層提供電子,電子穿過隔離層在溝道層勢(shì)阱中聚集形成2DEG。為減小由施主離子和缺陷構(gòu)成的復(fù)合體(即DX中心)形成的深能級(jí)電子陷阱,勢(shì)壘層中Al的組分受到約束。

肖特基勢(shì)壘從表面耗盡AlGaAs層,異質(zhì)結(jié)從異質(zhì)結(jié)界面耗盡AlGaAs層。理想情況下,AlGaAs的摻雜濃度和厚度應(yīng)使兩個(gè)耗盡區(qū)剛好重疊,以防止電子通過AlGaAs層傳導(dǎo),出現(xiàn)漏電通道。對(duì)于耗盡型器件,肖特基柵極的耗盡層應(yīng)僅延伸到異質(zhì)結(jié)耗盡層,而對(duì)于增強(qiáng)型器件,摻雜AlGaAs層的厚度較小,肖特基柵內(nèi)置勢(shì)壘將完全耗盡AlGaAs和2DEG溝道[9]。

(5)帽層采用高摻雜的GaAs材料同金屬形成歐姆接觸以制作源、漏極,柵極因需要肖特基接觸以獲得優(yōu)良的調(diào)控效果,故不制作在帽層上。GaAs的禁帶寬度比AlGaAs更低,有助于高的量子隧穿率的實(shí)現(xiàn)。量子隧穿同樣發(fā)生在隔離層,使源、漏兩端與2DEG形成接觸。

2 PHEMT器件I-V特性分析

I-V特性分析是溝通器件物理與電路的橋梁,模型為這個(gè)轉(zhuǎn)化過程提供過渡?；诰o湊物理模型,GaAs PHEMT通過載流子的輸運(yùn)特性(即本征模型),結(jié)合載流子運(yùn)動(dòng)過程中的實(shí)際器件物理效應(yīng)和經(jīng)驗(yàn)函數(shù)來構(gòu)建方程,以此表征器件輸入輸出間的映射關(guān)系。

2.1 閾值電壓VTH

GaAs PHEMT器件能帶結(jié)構(gòu)如圖2所示。

圖2 PHEMT器件能帶結(jié)構(gòu)示意圖Fig.2 Schematic diagram of band structure of PHEMT devoce

柵金屬與摻雜AlGaAs勢(shì)壘層形成肖特基接觸,內(nèi)建電勢(shì)qΦB使柵耗盡區(qū)出現(xiàn),在能帶上表現(xiàn)為導(dǎo)帶底近柵金屬端的向上翹曲[8]。

若忽略影響載流子輸運(yùn)特性的異質(zhì)結(jié)界面態(tài),則PHEMT器件的閾值電壓VTH可表示為:

(1)

式(1)中,ФB為肖特基勢(shì)壘高度,ΔEC為異質(zhì)結(jié)導(dǎo)帶不連續(xù)性,勢(shì)壘層耗盡電壓VP可由泊松方程求解:

(2)

式(2)中,Nd為勢(shì)壘層施主濃度,dd為勢(shì)壘層厚度,而ε是勢(shì)壘層介電常數(shù)。

因?yàn)椐禕和ΔEC均由柵極材料所決定,則閾值電壓漂移ΔVTH可表示為:

(3)

異質(zhì)結(jié)界面態(tài)表現(xiàn)為隨著柵壓變化的電容效應(yīng),電子填充情況的變化改變了閾值電壓:

(4)

式(4)中Qint是單位面積的界面電荷,其與界面態(tài)密度的關(guān)系可表示為:

Qint=qNint,0(1-βVG)

(5)

式(5)中Nint,0是固定界面態(tài)密度,β是與界面態(tài)的俘獲截面及密度有關(guān)的系數(shù)。

將VP及Qint的表達(dá)式代入式(4)可得:

(6)

則有閾值電壓漂移量ΔVTH可表示為:

(7)

若外加?xùn)艍篤G相同,式(7)可寫為:

(8)

相對(duì)于Nint,0的變化而言,β的變化通常較小,若忽略其影響,則式(8)可簡化為:

(9)

由式(9)不難發(fā)現(xiàn),閾值電壓VTH的漂移量主要受施主濃度Nd和固定界面態(tài)密度Nint,0的變化影響,負(fù)號(hào)表明影響趨勢(shì)是相反的[10-11]。

2.2 漏源電流IDS

GaAs PHEMT是壓控型器件,其I-V特性曲線如圖3所示。當(dāng)VGS>VTH時(shí),電子進(jìn)入溝道層形成2DEG,并與源漏區(qū)互連,在漏源間施加外電場(chǎng)VDS,即可使電子從源端運(yùn)動(dòng)到漏端,從而形成漏源電流IDS。若VDS

圖3 GaAs PHEMT器件的I-V特性曲線Fig.3 I-V characteristic curve of GaAs PHEMTs

PHEMT的I-V特性可以使用電荷控制模型和漸變通道近似得到。溝道載流子濃度ns可表示為:

(10)

式(10)中,Δd為2DEG有效中心的修正因子,V(x)是由漏源電壓引起的沿溝道的電勢(shì)。則漏源電流IDS為:

IDS=qnsv(E)W

(11)

式(11)中,W為溝道寬度,v(E)為溝道中載流子漂移速度,主要與溝道電子遷移率μ及漏源電場(chǎng)有關(guān)。

(12)

式中ES為載流子漂移速度飽和時(shí)的溝道電場(chǎng)。

假設(shè)載流子遷移率μ為常數(shù),此時(shí)在VDS為低值的線性區(qū)有:

(13)

若增大VDS使PHEMT工作進(jìn)入飽和區(qū),有:

(14)

式(14)中,V0=ESL,L是溝道長度[9,11]。

實(shí)際載流子遷移率μ受到溝道中陷阱影響,根據(jù)馬西森定則(Matthiessen),這種影響可表示為:

(15)

式(15)中μ0是包含其它散射機(jī)理的遷移率,α是陷阱電荷散射系數(shù),NT為溝道是中陷阱總數(shù)。

式(15)微分可得載流子遷移率變化量Δμ:

Δμ=-μ2αΔNT

(16)

式(16)中ΔNT為溝道中陷阱總數(shù)變化量。

PHEMT在線性區(qū)的漏源電流偏移量ΔIDS為:

(17)

飽和區(qū)的漏源電流偏移量ΔIDS,sat與此類似。

所以有

(18)

式(18)表明,漏源電流IDS的變化與溝道中陷阱總數(shù)NT的變化趨勢(shì)相反,而且漏源電流IDS的退化與載流子遷移率μ的退化具有一致性[10]。

2.3 跨導(dǎo)gm

壓控型器件的小信號(hào)增益特性由跨導(dǎo)所決定。跨導(dǎo)gm反映了器件電壓轉(zhuǎn)換電流的能力,其定義為源漏電壓VDS為常數(shù)時(shí),源漏電流IDS對(duì)柵源電壓VGS的變化率:

(19)

則器件在非飽和區(qū)的跨導(dǎo)gm為:

(20)

可以得到在非飽和區(qū)跨導(dǎo)變化量Δgm:

(21)

在飽和區(qū)的跨導(dǎo)變化量Δgm為:

(22)

結(jié)合式(16)可得

(23)

式(23)表明,跨導(dǎo)gm的變化與溝道中陷阱總數(shù)的變化趨勢(shì)相反,而且跨導(dǎo)gm的退化與載流子遷移率μ的退化具有一致性,這與漏源電流IDS的退化特性相同[10]。

PHEMT器件輸入輸出間的映射關(guān)系是各種外部或寄生效應(yīng)在本征模型上疊加修正后的效果,如圖4所示的非理想器件物理效應(yīng)模型很好地反映了這一點(diǎn)。由此衍生出的晶體管的小信號(hào)模型及大信號(hào)模型,將器件物理層面的參量與電路層級(jí)的參數(shù)聯(lián)系起來[12-16]。

圖4 非理想器件物理效應(yīng)模型Fig.4 Physical effect model of nonideal devices

各種外部或寄生效應(yīng)是造成GaAs PHEMT的I-V特性退化的根源,考慮其中主要的退化機(jī)理,根據(jù)引發(fā)性能退化的原因可將退化類型區(qū)分為結(jié)構(gòu)缺陷、電熱應(yīng)力及環(huán)境因素三個(gè)方面[17-18]。

本文涉及的退化失效機(jī)理在表1中列出:

表1 本文涉及的退化失效機(jī)理Tab.1 Degradation failure mechanism involved in this paper

3 結(jié)構(gòu)缺陷引起的退化及改進(jìn)

因?yàn)镻HEMT器件各層之間的摻雜濃度不同,所以雜質(zhì)離子會(huì)自發(fā)擴(kuò)散,擴(kuò)散對(duì)各結(jié)構(gòu)層功能實(shí)現(xiàn)的弱化效果是導(dǎo)致器件性能退化的重要原因。

從器件結(jié)構(gòu)的角度出發(fā),PHEMT的缺陷主要來源于:柵周的表面態(tài)、外延層間的界面態(tài)和晶體內(nèi)體陷阱[19]。柵周表面態(tài)通常被Si3N4材料鈍化填充,也可視為界面態(tài)。圖5給出了PHEMT器件的界面態(tài)與體陷阱示意圖。

圖5 PHEMT器件的界面態(tài)與體陷阱Fig.5 Interface defects and bulk traps in PHEMTs

3.1 結(jié)構(gòu)缺陷引起的退化

3.1.1 離子擴(kuò)散

PHEMT器件使用非摻雜AlGaAs層隔離施主離子和2DEG,由此獲得了更純凈的溝道和更低的噪聲水平。但施主離子及雜質(zhì)離子仍會(huì)通過擴(kuò)散作用進(jìn)入肖特基接觸和導(dǎo)點(diǎn)溝道中,造成器件的性能退化,這個(gè)過程即為離子擴(kuò)散[5]。離子擴(kuò)散是基于布朗運(yùn)動(dòng)從高濃度區(qū)域向低濃度區(qū)域進(jìn)行的輸運(yùn)過程,是熵驅(qū)動(dòng)的趨向熱平衡態(tài)的弛豫過程。

離子擴(kuò)散主要包括勢(shì)壘層中的Al到柵凹槽區(qū)的橫向擴(kuò)散,以及勢(shì)壘層中的Al和n+-AlGaAs層(δ摻雜)中的Si到溝道區(qū)的垂直擴(kuò)散。橫向擴(kuò)散導(dǎo)致施主濃度Nd的降低,也使異質(zhì)結(jié)導(dǎo)帶的不連續(xù)遭到破壞,使得柵壓VGS的調(diào)控作用減弱,閾值電壓出現(xiàn)一定程度的負(fù)向漂移。垂直擴(kuò)散導(dǎo)致了溝道層非純凈散射的增加,散射過程使載流子速度的大小和方向不斷變化,降低了電子遷移率μ,從而降低了漏源電流IDS與跨導(dǎo)gm[20]。

3.1.2 界面態(tài)效應(yīng)

GaAs屬于閃鋅礦晶體結(jié)構(gòu),不同的原子交替占據(jù)晶格點(diǎn)的位置,純晶體內(nèi)晶格呈嚴(yán)格的周期性排布,但界面處晶體的晶格不再完整,周期勢(shì)場(chǎng)的中斷在禁帶中引入了陷阱能級(jí)。晶體表面因晶格失配形成懸掛鍵使電子被局限在表面附近的狀態(tài)即為界面態(tài)。此外,界面粗糙度的不一致和半導(dǎo)體材料間熱應(yīng)力導(dǎo)致的失配也會(huì)產(chǎn)生界面態(tài)。

在異質(zhì)結(jié)器件中,柵周的界面態(tài)效應(yīng)存在于柵源、柵漏之間的鈍化層界面處,它能俘獲一定數(shù)量的電子,形成電荷的積累,使漏/柵區(qū)的有效電場(chǎng)的降低,導(dǎo)致耗盡區(qū)寬度的增加。為保持器件的電中性,在AlGaAs下界面處會(huì)產(chǎn)生正的誘導(dǎo)電荷,中和部分2DEG使其濃度降低,最終導(dǎo)致漏源電流IDS減小[2]。

外延層界面態(tài)通常是以局域態(tài)的形式出現(xiàn)在界面兩側(cè),這是由于AlGaAs/InGaAs/GaAs禁帶寬度的不同,在其界面處形成了很強(qiáng)的極化電荷。極化過程主要考慮受主陷阱,該陷阱平時(shí)為電中性,有電子填充時(shí)顯負(fù)電性,界面態(tài)通過陷獲和隧穿過程,造成額外的電離雜質(zhì)散射。由于在InGaAs層上生長AlGaAs勢(shì)壘層時(shí)破壞了界面的平移對(duì)稱性,所以異質(zhì)結(jié)AlGaAs/InGaAs的界面態(tài)對(duì)導(dǎo)帶不連續(xù)的破壞更明顯,對(duì)溝道載流子輸運(yùn)影響更大,在退化過程中起主導(dǎo)作用[10]。

張興宏等在文獻(xiàn)[21]中的研究表明,器件性能顯著變化的界面態(tài)密度分界值為1.0×1011cm-2。小于該值時(shí)界面態(tài)對(duì)GaAs PHEMT器件直流性能的影響不明顯,器件的跨導(dǎo)隨柵壓有較大的變化,低柵壓下跨導(dǎo)與電子遷移率成正比。大于該值時(shí)界面態(tài)對(duì)器件的I-V特性有較大的影響:隨著界面態(tài)密度的增加,在源漏間電場(chǎng)的作用下界面態(tài)上的電子發(fā)生電離并參與溝道導(dǎo)電,漏源電流IDS增大;隨著界面態(tài)密度的增加,減弱了柵極的調(diào)制效應(yīng),致使器件閾值電壓VTH負(fù)向漂移,也使器件在低柵壓下跨導(dǎo)增加,在高柵壓下跨導(dǎo)減小。圖6顯示了不同界面態(tài)密度對(duì)跨導(dǎo)的影響[21]。

圖6 不同界面態(tài)密度時(shí)跨導(dǎo)隨柵壓的變化[21]Fig.6 The variation of transconductance with gate voltage at different interface state densities[21]

3.1.3 體陷阱

體陷阱與界面陷阱本質(zhì)相同,只是陷阱電荷在器件中不同位置的具體表現(xiàn),有別于不能進(jìn)行電量交換的固定電荷,陷阱電荷具有充放電功能,也即能俘獲/釋放電子。在界面陷阱中考慮的是陷阱面密度,而體陷阱考慮的是陷阱濃度。

體陷阱主要由晶體雜質(zhì)、晶格失配、射線輻射等原因形成,在勢(shì)壘層和緩沖層中均存在。勢(shì)壘層和緩沖層中的陷阱主要通過俘獲熱電子,使溝道層中2DEG的濃度降低,從而使漏源電流IDS與跨導(dǎo)gm退化。體陷阱的俘獲能力與濃度相關(guān),隨著陷阱被占據(jù)完全,俘獲逐漸達(dá)到飽和,漏源電流IDS和跨導(dǎo)gm將重新穩(wěn)定。在整個(gè)過程中,電流和跨導(dǎo)呈現(xiàn)崩塌的效果。因?yàn)榫彌_層的厚度比勢(shì)壘層大,相同濃度下緩沖層體陷阱更容易俘獲熱電子,對(duì)電流崩塌效應(yīng)的影響也更顯著[22]。

3.2 結(jié)構(gòu)缺陷退化改進(jìn)

3.2.1 材料結(jié)構(gòu)及工藝

PHEMT器件自1985年的問世以來,其性能提升主要?dú)w功于材料結(jié)構(gòu)的改進(jìn),包括緩變調(diào)制AlGaAs層、平面調(diào)制AlGaAs層(δ摻雜)、超晶格緩沖層、超晶格施主層和多重溝道及量子阱等方面的不斷變化。這些改進(jìn)很大程度上減少了器件的缺陷和陷阱,提高了器件的性能和可靠性。在高性能電路中使用雙柵極器件而不是兩個(gè)級(jí)聯(lián)器件,能最大限度地減少寄生效應(yīng)、提高性能并節(jié)省芯片面積。這些方向也仍將是之后材料結(jié)構(gòu)改進(jìn)的重點(diǎn),需要更多的理論研究和實(shí)踐探索[23-25]。

當(dāng)然,材料結(jié)構(gòu)的改進(jìn)需要先進(jìn)工藝作為支撐。從器件縱向結(jié)構(gòu)來說,材料的結(jié)構(gòu)為多層厚薄,因而對(duì)工藝要求更加精密;從器件橫向加工來看,切割(腐蝕)剖面深度要精確到幾十埃的量級(jí),往往還要分成多個(gè)層次,從而對(duì)腐蝕提出了更高的要求[25]。

3.2.2 生長介質(zhì)膜

生長介質(zhì)膜是制備晶體管管芯保護(hù)層的工藝,是柵極的鈍化保護(hù),常采用Si3N4作為柵極的生長介質(zhì)膜材料。生長介質(zhì)膜在隔離柵極和源極、柵極和漏極的同時(shí),通過對(duì)勢(shì)壘層表面的填充降低了器件表面態(tài)密度,進(jìn)而抑制了器件工作時(shí)的電流崩塌效應(yīng)。雖然對(duì)生長介質(zhì)膜材料熱處理可進(jìn)一步減弱器件的表面態(tài)密度,但這通常以擊穿電壓的下降為代價(jià)。

生長介質(zhì)膜也能避免器件遭受惡劣環(huán)境及雜質(zhì)離子的侵害,對(duì)包括氫的外部雜質(zhì)離子擴(kuò)散過程有抑制作用,還能保持器件在電熱應(yīng)力下的性能穩(wěn)定。雜質(zhì)離子穿透介質(zhì)膜的平均時(shí)間與介質(zhì)膜厚度呈指數(shù)關(guān)系,往往通過直接加厚和多層加厚的方法能提高器件的擴(kuò)散遮蔽能力。但因?yàn)镾i3N4的介電常數(shù)較大,其厚度增加也帶來了柵電容的增加,導(dǎo)致器件截止頻率fT的下降,所以需要精確控制介質(zhì)膜的生長[26-27]。

4 電熱應(yīng)力造成的退化及改進(jìn)

4.1 電熱應(yīng)力造成的退化

4.1.1 熱電子效應(yīng)

PHEMT器件在過驅(qū)動(dòng)狀態(tài)下可獲得最大增益,而溝道中2DEG在強(qiáng)橫向電應(yīng)力下加速獲得足夠的動(dòng)能成為熱電子。熱電子效應(yīng)發(fā)生在飽和區(qū),此時(shí)載流子漂移速度飽和,當(dāng)漏端施加更大電壓時(shí),熱電子獲得更多動(dòng)能,熱電子效應(yīng)也更顯著。這個(gè)過程取決于漏柵電壓Vdg,而非漏源電壓Vds。需要說明,載流子飽和漂移速度vsat是一個(gè)平均量,與電場(chǎng)無關(guān)。

因?yàn)閯?dòng)能足夠高,這些熱電子會(huì)在溝道中碰撞電離,由此產(chǎn)生的電子空穴對(duì)在電場(chǎng)中被分離。電子在溝道中繼續(xù)加速運(yùn)動(dòng),而空穴由價(jià)帶躍遷至導(dǎo)帶進(jìn)入勢(shì)壘層及柵周。一部分空穴被柵極收集產(chǎn)生柵電流,而另一部分空穴被陷阱電子俘獲,在柵下空穴積累形成一層內(nèi)建的正電荷,降低了肖特基勢(shì)壘的高度,使得閾值電壓VTH負(fù)向漂移,從而使得PHEMT器件漏源電流IDS出現(xiàn)上升,而跨導(dǎo)gm只是沿柵源電壓VGS負(fù)向平移[5,20]。

劉紅俠等在文獻(xiàn)[1]中指出,GaAs PHEMT器件閾值電壓的退化可分為兩部分,其中可恢復(fù)的漂移可由柵下勢(shì)壘層中深能級(jí)DX中心的空穴積累所解釋,而永久的漂移可由柵鈍化層及肖特基接觸界面的空穴陷落所解釋[1]。

由于熱電子獲得的能量大部分在散射過程中被轉(zhuǎn)移,而溫度的升高會(huì)使電子承受更多的散射,所以熱電子效應(yīng)擁有弱的或負(fù)的溫度依賴性。

圖7為GaAs PHEMT熱電子效應(yīng)示意圖。

圖7 GaAs PHEMT器件熱電子效應(yīng)示意圖Fig.7 Illstration of hot carrier effect in GaAs PHEMTs

4.1.2 電遷移

熱電子在電場(chǎng)下獲得的能量大部分被轉(zhuǎn)移,其轉(zhuǎn)移對(duì)象包括金屬原子。金屬原子在與電子進(jìn)行動(dòng)量交換后沿著金屬條運(yùn)動(dòng)形成電遷移。電遷移與溫度和電流密度有關(guān),通常認(rèn)為其閾值電流密度為2×105A/cm2[5,20]。

電遷移存在于源漏接觸邊緣和垂直方向,也存在于多層金屬的互連線之中。電遷移既有橫向的,也有縱向的,前者原子的遷移方向沿著電極方向,而后者的遷移方向垂直于電極方向。橫向電遷移致使金屬原子在晶格界面逐漸積累,柵末端和漏接觸上原子積累產(chǎn)生指狀金屬,導(dǎo)致器件短路?？v向電遷移致使垂直于源漏方向上的材料空洞和積累,引起柵結(jié)構(gòu)上外延小丘的形成,導(dǎo)致柵源或柵漏短路[28-29]。

雖然電遷移與離子擴(kuò)散、柵金屬下沉都表現(xiàn)為離子或原子的運(yùn)動(dòng)。但三者的誘發(fā)機(jī)理不同:離子擴(kuò)散是布朗運(yùn)動(dòng)的結(jié)果,電遷徙是電應(yīng)力作用的結(jié)果,而柵金屬下沉是熱應(yīng)力作用的結(jié)果。

4.1.3 柵金屬下沉

GaAs PHEMT的柵極通過金屬—半導(dǎo)體形成的肖特基接觸來控制溝道,肖特基接觸是器件實(shí)現(xiàn)電性能參數(shù)的關(guān)鍵。PHEMT器件多采用Au/Pd/Ti或Au/Pt/Ti的金屬結(jié)構(gòu)制作柵極,頂層的厚Au用于低阻電傳導(dǎo),中層的Pd或Pt用于阻擋金屬Au向下擴(kuò)散,底層的薄Ti用以更好的粘接半導(dǎo)體材料,增強(qiáng)型的PHEMT器件為提高的肖特基勢(shì)壘會(huì)在薄Ti下再做一層Pt。金屬Pt的熔點(diǎn)高、原子質(zhì)量大,其引入提高了柵極耐擴(kuò)散、耐電遷移、耐高溫的能力[30]。

正常工作溫度下,柵金屬擴(kuò)散速度極慢,所以柵金屬下沉往往是在高溫工作狀態(tài)下或在加速壽命試驗(yàn)中出現(xiàn),是柵極金屬遭受熱應(yīng)力后的擴(kuò)散現(xiàn)象。實(shí)際上,阻擋層很好的阻擋了金屬Au的向下擴(kuò)散,所以在高溫加速壽命試驗(yàn)中觀察到的是金屬Ti擴(kuò)散進(jìn)入AlGaAs勢(shì)壘層,長期高溫還會(huì)出現(xiàn)金屬Pd或Pt擴(kuò)散進(jìn)入Ti薄層,甚至穿過Ti薄層進(jìn)入AlGaAs勢(shì)壘層的現(xiàn)象,Ti的擴(kuò)散過程還引起了Ti-AlGaAs間化合物的形成。一般認(rèn)為金屬Ti的擴(kuò)散是造成器件性能退化的主因。柵金屬和半導(dǎo)體的相互擴(kuò)散降低了勢(shì)壘層施主濃度Nd,柵金屬下沉減小了勢(shì)壘層厚度dd,加劇了柵極調(diào)制效應(yīng),使閾值電壓VTH正向漂移[31-35]。

柵金屬下沉還會(huì)導(dǎo)致接觸界面出現(xiàn)額外缺陷,伴隨著熱應(yīng)力會(huì)在柵金屬和襯底間形成細(xì)微的導(dǎo)電通道,局部熱斑的形成弱化了器件的整流特性。

CHOU Y C等在文獻(xiàn)[36]中給出了0.15μm GaAs PEHMT器件在235℃的高溫壽命試驗(yàn)下漏源電流Ids和跨導(dǎo)Gm的退化情況,如圖8所示。其中跨導(dǎo)Gm由A向C退化,隨著柵源電壓Vgs的正向偏移,跨導(dǎo)Gm的峰值小幅上升;漏源電流Ids由A向C退化,飽和漏源電流Idss出現(xiàn)降低[36]。

圖8 GaAs PHEMT器件高溫壽命試驗(yàn)退化情況[36]Fig.8 Degradation of GaAs PHEMTs during high temperature life testing[36]

4.2 電熱應(yīng)力退化改進(jìn)

4.2.1 抗熱電子效應(yīng)

熱電子效應(yīng)在高的漏柵電壓Vdg下發(fā)生,電路設(shè)計(jì)上改進(jìn)要從避免晶體管進(jìn)入飽和區(qū)和減小溝道電壓的方向考慮。

在深亞微米工藝中,降低供電電壓是降低電場(chǎng)強(qiáng)度最有效的方法,當(dāng)前部分GaAs PHEMT工藝庫中提供了標(biāo)壓和低壓兩種規(guī)格的晶體管,用低壓管替換標(biāo)壓管不會(huì)帶來額外的面積消耗,為設(shè)計(jì)提供了極大方便。在復(fù)雜邏輯電路中,可以將二極管串聯(lián)到晶體管的漏端,通過分壓來減小溝道電壓;也可以將一個(gè)常開晶體管插入到晶體管的輸出漏端,通過常開晶體管吸收大比例的輸出節(jié)點(diǎn)電壓,以緩解其他晶體管的電應(yīng)力。在開關(guān)電路中,較慢的轉(zhuǎn)換速率會(huì)使晶體管的狀態(tài)過渡過程更久,引起更多的退化;過高的負(fù)載電容會(huì)增加晶體管位于飽和區(qū)的時(shí)間,也會(huì)導(dǎo)致更多的退化[37]。

創(chuàng)建具有供體—受體摻雜的PHEMT(DA-PHEMT)的異質(zhì)結(jié)構(gòu)也有助于抗熱電子效應(yīng),這種結(jié)構(gòu)引入了額外的勢(shì)壘以增強(qiáng)熱電子在InGaAs量子阱中的局域化,這種變化不僅可以增加 2DEG 濃度和溝道電導(dǎo)率,還可以增加熱電子的飽和漂移速度[38]。

4.2.2 推柵工藝

推柵工藝是對(duì)柵金屬下沉現(xiàn)象的反向利用,主要用來解決器件閾值電壓離散的問題。尤其是在增強(qiáng)型PHEMT中,因?yàn)闁沤饘傩枰涌拷鼫系?勢(shì)壘層厚度dd的值更小,柵生長工藝波動(dòng)所造成的閾值電壓離散問題比耗盡型器件更為嚴(yán)重。增強(qiáng)型PHEMT中柵的最底層金屬為Pt,利用Pt金屬膜在退火工藝中向勢(shì)壘層下沉的現(xiàn)象,以減小柵金屬到溝道的距離的過程稱之為“推柵”。

金屬Pt的下沉深度主要受Pt金屬膜的原始厚度影響,兩者比值固定,所以想要下沉深度精準(zhǔn),就要制備足夠均勻的Pt金屬膜。章軍云等在文獻(xiàn)[35]中估算出Pt金屬厚度每0.1nm的變化所引起的閾值電壓偏移量約為13mV,如此尺度下的變化需要精確控制Pt金屬膜的厚度[35]。

5 環(huán)境因素導(dǎo)致的退化及改進(jìn)

5.1 環(huán)境因素導(dǎo)致的退化

5.1.1 輻射效應(yīng)

器件在航天領(lǐng)域的應(yīng)用會(huì)面臨多種類型的輻射,這些輻射對(duì)器件的作用效果可歸結(jié)于電離效應(yīng)和位移效應(yīng)兩種。PHEMT器件使用的材料具有寬禁帶和非絕緣的特點(diǎn),使其具備良好的抗電離效應(yīng)特性,所以GaAs PHEMT主要的輻照損傷是高輻射劑量帶來的位移損傷。

在輻射劑量較低時(shí),材料中的缺陷在電離效應(yīng)下俘獲電子,使散射增加,遷移率的小幅退化造成漏源電流IDS的小幅退化;在輻射劑量增大后,異質(zhì)結(jié)界面處的應(yīng)力得到釋放,使界面態(tài)密度降低,遷移率的小幅回升帶來漏源電流IDS的小幅回升;當(dāng)輻射劑量很大時(shí),輻射粒子進(jìn)入器件內(nèi)部并與晶格發(fā)生彈性碰撞,致使原子偏離原有晶格位置,大量缺陷的產(chǎn)生導(dǎo)致溝道載流子密度驟降,繼而引發(fā)I-V特性的大幅退化[39-40]。

圖9為GaAs PHEMT器件輻照損傷過程[10]。

圖9 GaAs PHEMT器件輻照損傷過程[10]Fig.9 Radiation damage process of GaAs PHEMTs[10]

5.1.2 氫效應(yīng)

GaAs PHEMT器件的制作過程中,采用的封裝外殼通常含氫并釋放氫原子到腔體內(nèi),采用的離子注入技術(shù)也會(huì)將氫、氧注入GaAs中形成高阻層以實(shí)現(xiàn)電隔離。氫在器件內(nèi)部引發(fā)的氫效應(yīng)是離子擴(kuò)散的結(jié)果[5]。

氫氣分子在柵金屬Pt的催化作用下轉(zhuǎn)化為氫原子,氫原子會(huì)吸附在金屬表面。首先,氫原子擴(kuò)散進(jìn)入到柵極下方的n+-AlGaAs(δ摻雜)層中,中和Si施主形成Si-H化合物,從而減小了有效載流子濃度,導(dǎo)致漏極電流IDS與跨導(dǎo)gm的下降,閾值電壓VTH正向漂移。然后,氫原子與金屬Ti作用生成的TiHX化合物會(huì)在柵極中產(chǎn)生壓應(yīng)力,這種應(yīng)力通過壓電效應(yīng)在下面的半導(dǎo)體中引起極化體積電荷分布,電荷的積累改變了肖特基勢(shì)壘的高度,導(dǎo)致內(nèi)建電勢(shì)發(fā)生變化,進(jìn)而使閾值電壓VTH負(fù)向漂移,漏極電流IDS小幅回升。隨著TiHX化合物的飽和,肖特基勢(shì)壘高度也基本穩(wěn)定,晶體管的I-V特性也基本不變[27,41-43]。

圖10為GaAs PHEMT器件氫效應(yīng)示意圖[43]。

圖10 GaAs PHEMT器件氫效應(yīng)示意圖Fig.10 Illstration of hydrogen effect in GaAs PHEMTs

5.2 環(huán)境因素退化改進(jìn)

5.2.1 鈍化保護(hù)

鈍化保護(hù)是MMIC工藝流程中的最后工序。相較而言,生長介質(zhì)膜因?yàn)榭臻g的局限使其主要作用在于降低表面態(tài)密度,而鈍化層承擔(dān)了更多的減弱外界環(huán)境因素對(duì)器件影響的作用。鈍化保護(hù)可以減弱器件俘獲環(huán)境中電荷的能力,降低器件性能對(duì)時(shí)間、溫度和電場(chǎng)的敏感性,也防止器件在劃片、解離、裝架等過程中管芯受到損傷。基于絕緣性能、介電強(qiáng)度、材料間反應(yīng)、工藝兼容性等特性選擇合適的鈍化材料對(duì)器件很重要[26]。

5.2.2 封裝處理

氫效應(yīng)在非密封器件中不易發(fā)生,因?yàn)闅錃鈺?huì)流動(dòng)釋放掉,而在一些特殊應(yīng)用環(huán)境下(如航空航天),需要采用密封設(shè)計(jì)以避免水汽及大分子氣體侵入器件?？梢酝ㄟ^對(duì)封裝材料的處理以避免密封器件中氫效應(yīng)的發(fā)生:(1)采用吸氫材料。吸氫材料可通過物理吸附或化學(xué)反應(yīng)的方法降低封裝腔體內(nèi)的氫氣濃度,但吸氫效率低,也會(huì)引入新的問題。(2)控制材料漏率。器件密封針對(duì)的是水汽和大分子氣體,可以控制材料的漏率在合適的值,既防止外部入侵,又保證內(nèi)部小分子氣體能釋放出去。(3)高溫烘烤管殼。在芯片封裝前烘烤處理管殼能減少材料及鍍層中殘留的氫氣,這也是目前廣泛采取的手段。(4)偏置補(bǔ)償。氫效應(yīng)一般只導(dǎo)致器件特性的漂移,可采用自偏壓補(bǔ)償電路來抵消氫效應(yīng)引起的工作點(diǎn)的漂移[43-45]。

6 結(jié)論

在新一輪信息技術(shù)發(fā)展背景下,文章著眼于GaAs PHEMT器件的性能退化難題,根據(jù)外延層的結(jié)構(gòu)系統(tǒng)介紹了PHEMT器件緩沖層、溝道層、隔離層、勢(shì)壘層和帽層的材料結(jié)構(gòu)及各自作用,然后結(jié)合器件物理進(jìn)行晶體管電學(xué)參數(shù)上的推導(dǎo),得出閾值電壓VTH主要受施主濃度Nd和固定界面態(tài)密度Nint,0的影響,漏源電流IDS和跨導(dǎo)gm主要受溝道中陷阱總數(shù)NT和載流子遷移率μ的影響。由此,文章得以從包含離子擴(kuò)散、界面態(tài)效應(yīng)和體陷阱的結(jié)構(gòu)缺陷,包含熱電子效應(yīng)、電遷移和柵金屬下沉的電熱應(yīng)力,以及包含輻射效應(yīng)和氫效應(yīng)的環(huán)境因素這三個(gè)方面,分別分析各退化機(jī)理影響I-V的作用途徑和過程。根據(jù)退化過程的梳理,文章統(tǒng)籌器件物理、工藝實(shí)踐和電路設(shè)計(jì)方面的知識(shí),給出了GaAs PHEMT的I-V特性退化的改進(jìn)方法和措施,包括工藝環(huán)節(jié)上介質(zhì)膜和鈍化層的生長制備、金屬柵極和封裝的退火加熱等的方法優(yōu)化,包括材料結(jié)構(gòu)上雙柵結(jié)構(gòu)和異質(zhì)結(jié)構(gòu)的設(shè)計(jì)創(chuàng)新,還包括電路設(shè)計(jì)上晶體管和電路結(jié)構(gòu)的技巧運(yùn)用等。

因?yàn)镚aAs PHEMT器件退化失效機(jī)理需要在微觀尺度下對(duì)器件各種效應(yīng)的過程進(jìn)行觀察測(cè)量,導(dǎo)致目前相關(guān)的研究較為分散,對(duì)各種效應(yīng)的解釋仍有較大不足,模型的量化研究還比較淺薄。而根據(jù)退化機(jī)理所提出的性能改善措施需要結(jié)合工藝結(jié)構(gòu)過程,所涉及知識(shí)較為龐雜,當(dāng)前還比較缺少歸納性的陳述總結(jié)。隨著化合物工藝的高速發(fā)展和廣泛應(yīng)用,器件可靠性作為單片微波集成電路性能提升的關(guān)鍵受到更多的重視,相關(guān)的探索和研究正在加快推進(jìn)。