葉 勇 程 鴻 李 坤

(安徽大學(xué) 電子信息工程學(xué)院,合肥 230601)

“新工科”是國家為了適應(yīng)新興科技革命和產(chǎn)業(yè)升級,在產(chǎn)業(yè)轉(zhuǎn)型升級的重大戰(zhàn)略下對高校提出的工科教育改革與發(fā)展的新要求?！靶鹿た啤备鼜?qiáng)調(diào)工科教育面向產(chǎn)業(yè)需求,特別是物聯(lián)網(wǎng)、人工智能、智能制造、機(jī)器人、云計(jì)算等相關(guān)的專業(yè)教育以及多學(xué)科交叉融合[1-3]。在“新工科”背景下,更加重視具備工程實(shí)踐能力、創(chuàng)新能力以及國際化視野和競爭力的高素質(zhì)復(fù)合型工科專業(yè)人才培養(yǎng)。這就要求我們必須響應(yīng)“新工科”計(jì)劃要求,不斷探索新工科課程教學(xué)改革,順應(yīng)產(chǎn)業(yè)技術(shù)發(fā)展,以培養(yǎng)與新興科技產(chǎn)業(yè)相適應(yīng)的工科人才。

傳統(tǒng)的工科教育僅面向?qū)W科導(dǎo)向,只強(qiáng)調(diào)對本科生建立所學(xué)的學(xué)科知識框架,對科技新技術(shù)的發(fā)展不敏感[4-5]。因此,教材與教學(xué)相對工程技術(shù)應(yīng)用滯后。這也造成了大量畢業(yè)生對企業(yè)來說,幾乎需要從零基礎(chǔ)開始培訓(xùn),從而增加了企業(yè)的用人成本,降低了對本科層次人才引進(jìn)的意愿。

EDA(Electronic Design Automation,電子設(shè)計(jì)自動化)發(fā)展至今,已經(jīng)融合了圖形學(xué)、計(jì)算數(shù)學(xué)、微電子學(xué)、材料學(xué)、人工智能等多交叉學(xué)科,是集成電路產(chǎn)業(yè)的“基石”。作為EDA應(yīng)用技術(shù)之一的FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù),仗“低功耗高吞吐率”之功,挾“快速并行處理”之威,已然在高速接口設(shè)計(jì)、數(shù)字信號處理、視頻圖像處理、人工智能、IC設(shè)計(jì)、通信系統(tǒng)等六大領(lǐng)域高歌猛進(jìn)。隨著以Xilinx公司為代表的FPGA制造商推出的軟硬件全編程SOC平臺(如ZYNQ-7000等系列芯片),FPGA的開發(fā)也從傳統(tǒng)的Verilog/VHDL語言邏輯設(shè)計(jì)邁向了軟硬件協(xié)同開發(fā)——ARM+FPGA模式[6-7]。這種將RAM與FPGA結(jié)合,可裝載操作系統(tǒng)的軟硬件開發(fā)環(huán)境,成為一種軟件串行執(zhí)行與硬件并行執(zhí)行的全面可編程實(shí)現(xiàn)過程,越來越在嵌入式設(shè)計(jì),特別是人工智能領(lǐng)域應(yīng)用中大放異彩。

面對“新工科”的教學(xué)要求和科技新技術(shù)的發(fā)展,安徽大學(xué)電子信息工程學(xué)院先前開設(shè)的“EDA技術(shù)與應(yīng)用”課程教學(xué)存在著幾點(diǎn)不足:

(1)教學(xué)內(nèi)容嚴(yán)重滯后于行業(yè)發(fā)展。實(shí)驗(yàn)用試驗(yàn)箱的Xilinx FPGA Spartan-3芯片為低端產(chǎn)品,不方便學(xué)生課下調(diào)試,且芯片過于落后導(dǎo)致只能用ISE開發(fā)環(huán)境,無法升級VIVADO新的開發(fā)環(huán)境。

(2)教學(xué)形式呆板,不能與“新工科”要求匹配。EDA是一門實(shí)操性強(qiáng)的課程,之前EDA課程仍是理論課程與實(shí)驗(yàn)課程分開教學(xué),容易因培養(yǎng)方案的課程體系設(shè)置問題,導(dǎo)致教學(xué)內(nèi)容與實(shí)驗(yàn)不能完全同步與匹配。學(xué)生不能及時(shí)根據(jù)理論知識進(jìn)行硬件實(shí)現(xiàn),趣味性減少,所學(xué)理論知識也變得枯燥與抽象。

(3)EDA課程教學(xué)相對獨(dú)立,沒有形成閉環(huán)的教學(xué)體系:因EDA課程設(shè)置不能緊密與專業(yè)其他課程或?qū)嵺`活動連接,學(xué)生學(xué)完后因后續(xù)沒有其他創(chuàng)新實(shí)踐活動安排,不能熟練掌握技術(shù)要點(diǎn),相關(guān)知識沒能得到及時(shí)的鞏固與提升。

綜上,本文提出了基于ZYNQ開發(fā)板的EDA課程教學(xué)改革,將圍繞課程開發(fā)板篩選、教學(xué)培養(yǎng)目標(biāo)、教學(xué)內(nèi)容設(shè)置與閉環(huán)教學(xué)體系等一一闡述。

1 教學(xué)開發(fā)板的篩選

FPGA制造商眾多,市場數(shù)據(jù)顯示賽靈思公司(Xilinx)公司占據(jù)全球份額的50%以上。國內(nèi)的科研院所與公司大都使用Xilinx公司的FPGA進(jìn)行項(xiàng)目開發(fā)。Xilinx公司的FPGA有Spartan系列、Artix系列、Kintex系列、Virtex系列及ZYNQ系列等。其中,前四種系列FPGA屬于傳統(tǒng)的純FPGA,ZYNQ系列是將兩顆ARM Cortex-A9 處理器與Artix/Kintex FPGA組合后,形成以ARM(PS端)為中心FPGA (PL端)為外設(shè)的新一代全可編程片上系統(tǒng)。如圖1所示,ZYNQ芯片將ARM的軟件可編程性與FPGA的硬件可編程性進(jìn)行完美整合,集成USB、以太網(wǎng)、SD/SDIO 接口、I2C、SPI、CAN、UART、GPIO、DDR等接口[7],提高了系統(tǒng)性能、靈活性與可擴(kuò)展性,滿足復(fù)雜嵌入式系統(tǒng)的高性能、低功耗和多核處理能力等要求,可實(shí)現(xiàn)軟硬件協(xié)同設(shè)計(jì)。選用ZYNQ系列開發(fā)板不僅可用于“EDA技術(shù)及應(yīng)用”課程的實(shí)驗(yàn)教學(xué),還可用于“數(shù)字電子技術(shù)”“嵌入式Linux操作系統(tǒng)”等相關(guān)課程的實(shí)驗(yàn)教學(xué)。此外,摒棄傳統(tǒng)的實(shí)驗(yàn)箱,選用便攜式開發(fā)板進(jìn)行實(shí)驗(yàn)教學(xué),方便學(xué)生借用,學(xué)生有充足的課外時(shí)間補(bǔ)做實(shí)驗(yàn)或自行驗(yàn)證課外知識,擴(kuò)展實(shí)驗(yàn)操作,更有利于教師開展翻轉(zhuǎn)課堂與線下教學(xué),也可用于課程、畢業(yè)設(shè)計(jì)及創(chuàng)新實(shí)踐。

圖1 ZYNQ-7000系列FPGA內(nèi)部結(jié)構(gòu)

2 課程教學(xué)內(nèi)容的改革

2.1 學(xué)情分析

EDA課程要求先修課程如“C語言程序設(shè)計(jì)”“數(shù)字電路與邏輯設(shè)計(jì)”“微機(jī)原理”“單片機(jī)原理及應(yīng)用”等,因此一般開設(shè)在大三上學(xué)期,具體存在著以下幾點(diǎn)問題:

(1)態(tài)度方面:處于這一時(shí)期的學(xué)生面臨就業(yè)與考研、就業(yè)方向的選擇。通常學(xué)校不會將EDA課程制定為考研初試的專業(yè)課,使得部分學(xué)生不重視EDA課程學(xué)習(xí),學(xué)習(xí)動力不足。FPGA學(xué)習(xí)中不僅有編程語言等基礎(chǔ)知識學(xué)習(xí),也有針對不同的應(yīng)用場景的多種開發(fā)軟件平臺的學(xué)習(xí),這讓學(xué)生心生畏懼。

(2)能力方面:學(xué)生整體的知識儲備基礎(chǔ)厚而綜合實(shí)踐應(yīng)用能力薄,不能很好地融合各專業(yè)課知識進(jìn)行創(chuàng)新實(shí)踐,解決復(fù)雜問題能力不夠。同時(shí),學(xué)生個(gè)體學(xué)習(xí)需求、能力差異大,需要兼顧不同層次學(xué)生的學(xué)習(xí)需求。

(3)認(rèn)識方面:對FPGA在各領(lǐng)域的重要應(yīng)用及就業(yè)前景認(rèn)知不足。EDA技術(shù)發(fā)展方向、前沿領(lǐng)域的應(yīng)用等只是簡單地在課程第一章“緒論”中涉及,沒有具體實(shí)施案例介紹,不利于激發(fā)學(xué)生興趣和引導(dǎo)學(xué)生在從事EDA技術(shù)的職業(yè)規(guī)劃。

(4)教學(xué)方面:存在教師主導(dǎo),填鴨式教學(xué),教學(xué)實(shí)施方面脫離學(xué)生主體,教學(xué)內(nèi)容脫離學(xué)術(shù)前沿等問題,從而導(dǎo)致“教”與“學(xué)”的失衡。

針對以上學(xué)情分析,需要從以下幾個(gè)方面解決這些問題:

(1)教學(xué)思政:在教學(xué)思政中,需要介紹國內(nèi)外FPGA技術(shù)發(fā)展現(xiàn)狀。FPGA芯片開發(fā)技術(shù)代表著全球化芯片產(chǎn)業(yè)的設(shè)計(jì)趨勢。國內(nèi)起步較晚,在芯片設(shè)計(jì)、EDA軟件開發(fā)方面與國外仍有很大差距。從思想上激發(fā)學(xué)生學(xué)習(xí)意愿。

(2)課程體系:憑借單一的課程學(xué)習(xí)無法真正掌握EDA技術(shù),需要形成閉環(huán)的課程體系,漸進(jìn)遞推式學(xué)習(xí),鞏固和完善學(xué)生的知識,鍛煉學(xué)生運(yùn)用EDA技術(shù)的實(shí)踐與創(chuàng)新能力。

(3)課程教學(xué):將傳統(tǒng)以教師為中心的教學(xué)模式改為以學(xué)生發(fā)展為中心的教學(xué)模式,通過翻轉(zhuǎn)課堂等形式,讓學(xué)生主動學(xué)習(xí),共同解決問題,進(jìn)而獲得更高層次知識。此外,改進(jìn)教學(xué)內(nèi)容與考核方式,讓學(xué)生有更多機(jī)會參與實(shí)驗(yàn)與實(shí)踐,更加適合不同層次學(xué)生的學(xué)習(xí)需求。

2.2 閉環(huán)教學(xué)體系的構(gòu)建

“EDA技術(shù)與應(yīng)用”是一門綜合性很強(qiáng)的課程,同時(shí)實(shí)操性要求較高。這就要求學(xué)生投入大量時(shí)間進(jìn)行基礎(chǔ)知識學(xué)習(xí)和動手實(shí)踐。想要達(dá)成這一目標(biāo),除了學(xué)生自身素養(yǎng)外,學(xué)校也需要對教學(xué)課程、課外創(chuàng)新實(shí)踐等環(huán)節(jié)合理安排,正確地引導(dǎo)學(xué)生在龐雜的線上線下學(xué)習(xí)資源中找到合適的學(xué)習(xí)之路,并適時(shí)地通過創(chuàng)新實(shí)踐來鍛煉學(xué)生的EDA綜合設(shè)計(jì)與創(chuàng)新能力。為培養(yǎng)全面的、實(shí)踐能力強(qiáng)的EDA技術(shù)工程師,本文構(gòu)建了閉環(huán)教學(xué)體系(如圖2所示),即理論學(xué)習(xí)→課程設(shè)計(jì)→前沿講座→創(chuàng)新實(shí)踐→理論學(xué)習(xí)……

圖2 閉環(huán)教學(xué)體系

(1)理論學(xué)習(xí):指EDA課程的學(xué)習(xí)。EDA課程內(nèi)容不僅包含Verilog語言,也應(yīng)該增加VIVADO軟件、綜合性強(qiáng)的實(shí)驗(yàn)內(nèi)容,同時(shí)穿插前沿研究知識介紹。理論課的學(xué)習(xí)場地可由教室改為實(shí)驗(yàn)室,可邊教學(xué)邊實(shí)驗(yàn),增強(qiáng)學(xué)習(xí)趣味性,及時(shí)鞏固學(xué)習(xí)知識。

(2)課程設(shè)計(jì):通過嵌入式課程設(shè)計(jì)讓學(xué)生做綜合性的實(shí)驗(yàn),小試牛刀,給予學(xué)生動手實(shí)踐的機(jī)會。

(3)前沿講座:教師可以在課中或課外請F(tuán)PGA技術(shù)前沿研究的專家學(xué)者給學(xué)生做最新的EDA技術(shù)開發(fā)與應(yīng)用的講座,讓學(xué)生了解最新行業(yè)發(fā)展動態(tài)。

(4)創(chuàng)新實(shí)踐:通過宣傳、鼓勵學(xué)生參與各類EDA技術(shù)應(yīng)用的比賽,如安徽省機(jī)器人大賽單片機(jī)與嵌入式系統(tǒng)賽道、大學(xué)生創(chuàng)新創(chuàng)業(yè)大賽、“互聯(lián)網(wǎng)+”創(chuàng)新創(chuàng)業(yè)大賽、“挑戰(zhàn)杯”電子設(shè)計(jì)大賽等,也可以讓學(xué)生參與學(xué)院教師課題組的相關(guān)項(xiàng)目。通過創(chuàng)新實(shí)踐豐富與拓展了學(xué)生知識面,同時(shí)通過大賽觀察與總結(jié)學(xué)生的表現(xiàn),反饋于授課教師,改進(jìn)理論教學(xué)內(nèi)容與教學(xué)方式。

2.3 教學(xué)方式與考核方式的改進(jìn)

通常EDA課程教學(xué)是將理論課與實(shí)驗(yàn)課分開進(jìn)行授課的,理論課開設(shè)在前,實(shí)驗(yàn)課開設(shè)在理論課后8周左右。這樣的教學(xué)安排容易使得很多理論課的相關(guān)知識點(diǎn)無法讓學(xué)生及時(shí)硬件實(shí)現(xiàn)與驗(yàn)證,使學(xué)生參與度減少,降低學(xué)生的主動性與積極性,也難以激發(fā)學(xué)生的興趣。因此,為了取得更好的教學(xué)效果,把教學(xué)環(huán)境設(shè)置為實(shí)驗(yàn)室,將理論課與實(shí)驗(yàn)課合并,實(shí)驗(yàn)用FPGA硬件平臺摒棄笨重實(shí)驗(yàn)箱選用口袋開發(fā)板,學(xué)生可以隨時(shí)在課內(nèi)外進(jìn)行實(shí)驗(yàn)課。在教學(xué)過程中增設(shè)創(chuàng)新實(shí)驗(yàn)及實(shí)踐活動,學(xué)生可以及時(shí)通過軟件仿真與硬件實(shí)驗(yàn)驗(yàn)證Verilog/VHDL的語法邏輯、FPGA內(nèi)部實(shí)現(xiàn)及兩種結(jié)果差異等,便于提高學(xué)生參與度、增加教學(xué)趣味性、增強(qiáng)學(xué)生對知識點(diǎn)的理解能力和動手能力,也讓學(xué)生對上課知識點(diǎn)及時(shí)消化,做到知識掌握 “不過夜”。

將教師為中心的教學(xué)模式改為以學(xué)生發(fā)展為中心的教學(xué)模式。通過翻轉(zhuǎn)課堂等方式提高學(xué)生參與度,發(fā)揮學(xué)生的主動能動性。如講解PS端與PL端的數(shù)據(jù)交互,可以提前布置相關(guān)任務(wù),讓學(xué)生提前查閱資料并通過硬件實(shí)現(xiàn)。給出AXI總線+單端口“BRAM”實(shí)現(xiàn)方式、AXI總線+雙端口“BRAM”實(shí)現(xiàn)方式、AXI總線主從實(shí)現(xiàn)方式、AXI總線+“DMA”實(shí)現(xiàn)方式、AXI總線+“VDMA”實(shí)現(xiàn)方式等參考方案,可以讓學(xué)生分組討論,分別按不同的方式實(shí)現(xiàn),并在下次課上匯報(bào)實(shí)驗(yàn)實(shí)現(xiàn)情況,如不能實(shí)現(xiàn)分析并總結(jié)可能出現(xiàn)的問題。通過這種翻轉(zhuǎn)課堂讓學(xué)生成為教學(xué)中心,更能激發(fā)學(xué)生興趣,加深對所學(xué)知識的理解,提高文獻(xiàn)閱讀能力與動手能力。

由于將教學(xué)的理論課與實(shí)驗(yàn)課合并,考核方式中納入實(shí)驗(yàn)和實(shí)踐部分的考核,即考核方式分為平時(shí)成績、實(shí)驗(yàn)+實(shí)踐成績及期末成績。其中,實(shí)驗(yàn)部分主要指EDA課程的基礎(chǔ)性、認(rèn)知性實(shí)驗(yàn),如按鍵控制LED燈閃爍實(shí)驗(yàn)、全加器與BCD數(shù)碼管顯示實(shí)驗(yàn)、基于加法器的分頻實(shí)驗(yàn)、基于ROM波形發(fā)生器、基于狀態(tài)機(jī)的流水燈指示實(shí)驗(yàn)等;實(shí)踐主要是指除要求基礎(chǔ)的實(shí)驗(yàn)外其他綜合性強(qiáng)、復(fù)雜程度高、驅(qū)動代碼實(shí)現(xiàn)非常復(fù)雜的實(shí)驗(yàn),如UART(或USB)串口通信實(shí)驗(yàn)、RGB TFT-LCD字符顯示實(shí)驗(yàn)、HDMI彩條顯示實(shí)驗(yàn)、MDIO接口讀寫實(shí)驗(yàn)、以太網(wǎng)UDP測試實(shí)驗(yàn)等。平時(shí)成績?yōu)榭记诩白鳂I(yè),考察學(xué)生課堂參與度及學(xué)習(xí)態(tài)度;實(shí)驗(yàn)成績主要考察學(xué)生的動手能力,通過編程設(shè)計(jì)和撰寫實(shí)驗(yàn)報(bào)告培養(yǎng)學(xué)生的工程規(guī)范化意識;實(shí)踐成績主要考察學(xué)生的工程實(shí)踐與創(chuàng)新能力。為了提高學(xué)生的積極性,除了教師布置的課外實(shí)驗(yàn)外,學(xué)生自己的探索性實(shí)驗(yàn)計(jì)入考核范圍,納入實(shí)踐成績。為了提高學(xué)生課堂的參與度及激發(fā)學(xué)生的創(chuàng)新實(shí)踐能力,提升了實(shí)驗(yàn)+實(shí)踐成績的比重。整體成績的比重為期末60%、平時(shí)成績10%、實(shí)驗(yàn)成績15%、實(shí)踐成績15%。提高實(shí)驗(yàn)與實(shí)踐成績的占比,注重培養(yǎng)學(xué)生的設(shè)計(jì)思維、工程思維,提高學(xué)生的動手能力與創(chuàng)新能力,契合“新工科”對教學(xué)的要求。

2.4 教學(xué)內(nèi)容的設(shè)置

學(xué)生要想玩轉(zhuǎn)FPGA技術(shù),必須完成編程語言、基礎(chǔ)知識、開發(fā)工具和動手實(shí)驗(yàn)四部分內(nèi)容的學(xué)習(xí)。在高校減少課時(shí)量的背景下,建議課程教學(xué)課時(shí)設(shè)置為54學(xué)時(shí)。選用的ZYNQ系列FPGA是雙核Cortex-A9 ARM處理器(PS端)與傳統(tǒng)FPGA邏輯部件(PL端)的組合,以PS端為中心,PL端為外設(shè)的設(shè)計(jì)理念[6-7],需要學(xué)習(xí)傳統(tǒng)的FPGA知識外,也得了解PS端的運(yùn)行機(jī)制及兩者之間的互連。具體的教學(xué)內(nèi)容及課時(shí)分配如表1所示。

表1 教學(xué)內(nèi)容課時(shí)分配表

(1)基礎(chǔ)知識:包括FPGA的概述、內(nèi)部組成結(jié)構(gòu)、Verilog基本語法、Testbench語法等介紹?；A(chǔ)知識學(xué)習(xí)中穿插一些基本語法的小實(shí)驗(yàn),如流水燈、加減法、邏輯運(yùn)算等;

(2)VIVADO軟件:讓學(xué)生熟練掌握VIVADO的使用及仿真驗(yàn)證,包括VIVADO安裝、使用、在線邏輯分析儀的使用、基于VIVADO功能仿真及定制IP等操作;

(3)PL端基礎(chǔ)實(shí)驗(yàn):基礎(chǔ)實(shí)驗(yàn)是培養(yǎng)和考核學(xué)生運(yùn)用Verilog基本語法進(jìn)行基礎(chǔ)功能性程序設(shè)計(jì),如PWM呼吸燈、按鍵消抖實(shí)驗(yàn)、模擬計(jì)數(shù)器、正弦波與三角波發(fā)生器、ADC采集等基礎(chǔ)實(shí)驗(yàn)。

(4)PL端進(jìn)階實(shí)驗(yàn):進(jìn)階類實(shí)驗(yàn)主要是鍛煉學(xué)生的綜合實(shí)踐能力及工程設(shè)計(jì)能力,包括片內(nèi)RAM/ROM讀寫測試實(shí)驗(yàn)、RS485串口通信實(shí)驗(yàn)、HDMI輸出實(shí)驗(yàn)等。進(jìn)階性實(shí)驗(yàn)要求學(xué)生建立芯片引腳信號的時(shí)序概念,能夠讀懂復(fù)雜的芯片引腳端口定義和時(shí)序,并運(yùn)用Verilog語言完成時(shí)序設(shè)計(jì)。

例如在課程中加入的片內(nèi)RAM讀寫操作案例,學(xué)生首先要閱讀雙端RAM模塊的端口說明,分辨輸入輸出管腳,并知道各管腳的功能。片內(nèi)RAM管腳定義如表2所示,RAM的數(shù)據(jù)寫入和讀出都是按時(shí)鐘的上升沿操作的,端口A數(shù)據(jù)寫入的時(shí)候需要置高wea信號,同時(shí)提供地址和要寫入的數(shù)據(jù)。如圖3(a)所示為輸入寫入到 RAM 的時(shí)序圖。而端口B是不能寫入數(shù)據(jù)的,只能從RAM中讀出數(shù)據(jù),只要提供地址就可以了,一般情況下可以在下一個(gè)周期采集到有效的數(shù)據(jù)如圖3(b)所示?？梢酝ㄟ^仿真與板級實(shí)驗(yàn)對比,驗(yàn)證仿真程序是否與測試程序功能差異。如圖4(a)所示,可以看出地址1寫入的數(shù)據(jù)是0002,在下個(gè)周期,也就是時(shí)刻2,有效數(shù)據(jù)讀出。再將測試程序生成bitstream,并下載bit文件到FPGA?？梢酝ㄟ^ILA來觀察一下從RAM中讀出的數(shù)據(jù)是否為我們初始化的數(shù)據(jù)。在Waveform的窗口設(shè)置r_addr地址為0作為觸發(fā)條件,如圖4(b)所示,我們可以看到r_addr在不斷的從0累加到1FF,隨著r_addr的變化,r_data也在變化,r_data的數(shù)據(jù)正是我們寫入到RAM中的512個(gè)數(shù)據(jù),這里需要注意,r_addr出現(xiàn)新地址時(shí),r_data對應(yīng)的數(shù)據(jù)要延時(shí)兩個(gè)時(shí)鐘周期才會出現(xiàn),數(shù)據(jù)比地址出現(xiàn)晚兩個(gè)時(shí)鐘周期,與仿真結(jié)果一致。

表2 雙端RAM模塊端口說明

(a)RAM寫時(shí)序

(a)片內(nèi)RAM讀寫仿真圖

(5)PS端實(shí)驗(yàn):主要介紹PS端與PL端的相互關(guān)系,PS端的基本操作流程,安排實(shí)驗(yàn)有Hello world、程序固化、PS端與PL端的數(shù)據(jù)交互及GPIO控制等實(shí)驗(yàn);

(6)前沿講座:可以邀請EDA技術(shù)的相關(guān)專家學(xué)者做前沿研究學(xué)術(shù)講座,如FPGA的AI算法應(yīng)用、硬件可重構(gòu)算法實(shí)現(xiàn)等。讓學(xué)生了解EDA前沿研究,把握行業(yè)的新發(fā)展,拓展學(xué)生知識面,引導(dǎo)更多學(xué)生投身EDA技術(shù)的開發(fā)與研究中去。

3 結(jié)語

在“新工科”教學(xué)背景下,圍繞國家戰(zhàn)略與區(qū)域發(fā)展需求,為了培養(yǎng)與行業(yè)發(fā)展相匹配的工程師,使其能夠適應(yīng)新技術(shù)發(fā)展,對高校的工科教學(xué)提出更高要求。針對EDA課程教學(xué),本文提出了基于ZYNQ開發(fā)板的EDA教學(xué)改革?；趯W(xué)情分析,提出構(gòu)建閉環(huán)教學(xué)體系,對教學(xué)方式與考核方式進(jìn)行了改進(jìn)。為了讓學(xué)生了解FPGA技術(shù)的發(fā)展趨勢,在教學(xué)內(nèi)容上增加了ZYNQ開發(fā)板的PS端的教學(xué)、VIVADO軟件和實(shí)踐的教學(xué)內(nèi)容。新的教學(xué)改革最終需要在各類創(chuàng)新實(shí)踐大賽中驗(yàn)證,教學(xué)改革為后續(xù)該課程的教學(xué)質(zhì)量提高提供了參考與實(shí)踐依據(jù),也讓“教”與“學(xué)”達(dá)到平衡。