王一杰,張 靜,林鴻霄,李夢達(dá),徐步青,RADAMSON H H,閆 江

(1. 北方工業(yè)大學(xué) 信息學(xué)院,北京 100144;2. 中國科學(xué)院 微電子研究所,北京 100029)

在過去的數(shù)十年中,集成電路產(chǎn)業(yè)在追求低成本、高性能和高集成的過程中不斷縮小關(guān)鍵尺寸。然而,CMOS工藝技術(shù)中關(guān)鍵尺寸越來越逼近物理極限,因此,人們對新結(jié)構(gòu)和新技術(shù)探索的興趣變得越來越濃厚。近年來,3維全耗盡鰭式場效應(yīng)晶體管(FinFET)器件結(jié)構(gòu)由于在抑制短溝道效應(yīng)、縮小器件尺寸、增加集成度方面具有極大的潛力,被視為最有望延續(xù)摩爾定律的新結(jié)構(gòu)之一[1]。

易非輕輕推了推門，永南橋上的路燈照亮了她的雙眼，那橘黃色的燈光甚至都溫暖了她的心。她就那么靜靜地站著，她想站得筆直，不發(fā)出一點兒聲音來打擾他們，可她的身子還是忍不住輕輕晃動著。她看著眼前的那張大床，那張簡陋的大床，向南和李倩倩就睡在上面。自己的弟弟和未來的侄兒，就睡在上面，自己能說什么呢？易非看見弟弟的拖鞋甩在門口，倒扣著，他能想象出弟弟飛奔過去的樣子，她真不忍心打擾他們，她彎腰把拖鞋拾起來，放好，輕輕帶上門出來了。

自FinFET器件結(jié)構(gòu)的出現(xiàn)及與之相應(yīng)的新材料、新工藝的革新,使摩爾定律得以延續(xù)。SOI襯底上的FinFET結(jié)構(gòu)不僅能有效抑制小尺寸效應(yīng),還能消除Bulk襯底上FinFET器件的閂鎖效應(yīng),具有短溝道效應(yīng)小,抗輻射性能好等優(yōu)點[2]。但隨著器件尺寸的不斷縮小,SOI FinFET遇到的困難和挑戰(zhàn)也越來越多,包括成本、設(shè)計、工藝、性能及可靠性等諸多方面的限制,使SOI FinFET很難再滿足PPAC(performance,power,area,and cost)的需求[3]。溝道高摻雜帶來的庫侖散射、柵介質(zhì)變薄引起的有效電場強度提高和界面散射增強等因素導(dǎo)致的遷移率退化,是限制PPAC的重要原因之一。目前,應(yīng)變硅技術(shù)被認(rèn)為是解決這一問題的有效方法之一[4-9]。而施加的應(yīng)力可分為張應(yīng)力與壓應(yīng)力。已有學(xué)者使用TCAD仿真研究了SiN薄膜引入的張應(yīng)力對FinFET器件性能改進的影響,結(jié)果表明,張應(yīng)力的引入使得器件的漏極電流增加了約60%[10]。也有研究發(fā)現(xiàn),引入壓應(yīng)力后,SiGe溝道堆疊全環(huán)繞柵極納米片pFET的峰值空穴遷移率提升了100%,相應(yīng)的溝道電阻降低了40%,同時保持了低于70 mV·dec-1的優(yōu)異亞閾值斜率[11]。應(yīng)變硅技術(shù)通過對器件溝道施加誘生應(yīng)變增強載流子的遷移率,彌補溝道因高濃度摻雜產(chǎn)生的較強庫侖相互作用,同時也可補償柵介質(zhì)減薄過程中引起有效電場增強和界面散射增大等因素導(dǎo)致的遷移率退化問題,為摩爾定律的延續(xù)帶來了新的希望。

本文基于SOI襯底制備了3種柵長的FinFET器件,利用等離子體增強化學(xué)氣相沉積(plasma enhanced chemical vapor deposition,PECVD)法將50 nm張應(yīng)力SiN薄膜覆蓋在器件表面,將張應(yīng)力引入到器件Fin溝道中。通過對比引入應(yīng)變前后SOI FinFET器件的開態(tài)電流Ion、關(guān)態(tài)電流Ioff、電流開關(guān)比Ion/Ioff、跨導(dǎo)gm、漏致勢壘降低VDIBL和亞閾值擺幅SSS等電學(xué)特性,研究了應(yīng)力對SOI FinFET器件性能的影響。

1 實驗與方法

1.1 SOI FinFET的器件制備

本文所制備的SOI FinFET器件寬長比分別為Weff∶Lg=280 nm∶20 nm,Weff∶Lg=280 nm∶100 nm,Weff∶Lg=280 nm∶500 nm,制備中使用I-Line步進式光刻設(shè)備,最小線寬可達(dá)到0.35 μm。Fin的形貌、高度、寬度和間距均會對器件的驅(qū)動電流等特性產(chǎn)生一定的影響。為避免由于設(shè)備問題對Fin寬的限制,本文采用了側(cè)墻轉(zhuǎn)移技術(shù)(spacer transfer lithography,STL)來實現(xiàn)Fin的結(jié)構(gòu)[12-13]。SOI FinFET器件的3維立體結(jié)構(gòu)及Fin的透射電子顯微鏡(transmission electron microscope,TEM)圖像如圖 1所示。由圖1(b)可見,Fin為高度為51.72 nm,上底為21.03 nm,下底為35.62 nm的梯形結(jié)構(gòu)。

1）將藥品審評審批、質(zhì)量標(biāo)準(zhǔn)管理和藥品監(jiān)管（例如：藥品注冊管理、藥品說明書的管理[9]等）有機結(jié)合起來，將藥品質(zhì)量標(biāo)準(zhǔn)的發(fā)布、修訂、勘誤等信息及時在國家標(biāo)準(zhǔn)管理部門網(wǎng)站公布，以便相關(guān)企業(yè)、藥檢機構(gòu)和社會公眾查詢、執(zhí)行和使用，切實提高質(zhì)量標(biāo)準(zhǔn)的可及性。

(a) 3D schematic diagram of SOI FinFET device

(b) TEM image of the Fin in SOI FinFET

圖2 側(cè)墻轉(zhuǎn)移制備Fin的流程圖Fig.2 Flow chart of Fin made by Spacer Transfer Lithography

圖2為側(cè)墻轉(zhuǎn)移技術(shù)制備Fin的流程圖。

提前計算年終獎個稅，合理避稅。各公司在發(fā)放年終獎時，建議合理安排好金額，適當(dāng)注意避開個稅稅率中的幾個“盲區(qū)”，計算稅后收入，避免出現(xiàn)“企業(yè)多給，員工少拿”的尷尬。

(2) 接著利用深紫外光(DUV)光刻機曝光和干法刻蝕形成SiN和a-Si的矩陣圖形;

(3) 并通過140℃的H3PO4溶液去除頂部SiN;

(4) 利用PECVD方法生長一層30 nm的SiN,覆蓋住a-Si矩形圖形;

(5) 接著利用干法刻蝕在a-Si兩側(cè)形成SiN側(cè)墻;

(8) 再分別利用H3PO4和HF溶液去除SiN和SiO2,完成Fin的圖形化。

(7) 再將SiN側(cè)墻作為硬掩模,進行SiO2和Top-Si的刻蝕,形成立柱結(jié)構(gòu);

(6) 再使用四甲基氫氧化銨溶液(TMAH)去除SiN側(cè)墻之間的a-Si;

具體的反應(yīng)方程式可表示為

1.2 PECVD SiN薄膜張應(yīng)力的引入

在完成SOI FinFET器件的制備后,使用PECVD技術(shù)來生長SiN張應(yīng)力薄膜,將張應(yīng)力引入到器件溝道中,具體工藝流程為:

對于合并結(jié)核病的患者，需密切監(jiān)測藥物不良反應(yīng)并注意藥物間相互作用，必要時調(diào)整抗病毒或抗結(jié)核藥物的劑量，必要時進行血藥濃度監(jiān)測。

(2) 再以一定的速率被釋放到反應(yīng)腔體內(nèi);

(3) 在此期間,分子在等離子體中發(fā)生撞擊和反應(yīng);

福克納是一位思想復(fù)雜的作家，他在作品中揭露了美國南方深刻的社會矛盾，譴責(zé)奴隸制度的殘余勢力，同情下層勞動人民的苦難境遇；但也往往充滿著對生活失望后的變態(tài)心理和精神恐怖癥的描寫。他還以奧地利心理學(xué)家弗洛依德的精神分析學(xué)說為依據(jù)，采用“意識流”的創(chuàng)作手法，企圖通過時序的顛倒、敘述角度的變動和對人物潛在意識活動的推測等來加強作品的藝術(shù)效果。這些非現(xiàn)實主義的創(chuàng)作方法對后來的美國文學(xué)的發(fā)展和演變帶來了極大的影響。

(4) 反應(yīng)產(chǎn)生的SiN產(chǎn)物通過等離子體被運送到器件表面產(chǎn)生吸附;

(5) 吸附在器件表面的SiN會通過擴散運動,形成SiN小島;

(6) 通過不斷反應(yīng)使小島增大并聚合產(chǎn)生完整的SiN薄膜;

在完成Fin的圖形化后,進行HfO2和Poly-Si的沉積并平坦化。繼續(xù)沉積硬掩模并對柵極圖形進行刻蝕,形成多晶硅假柵。對源漏區(qū)進行輕摻雜漏(lightly doped drain,LDD)注入后,沉積并刻蝕形成柵極側(cè)墻結(jié)構(gòu)。再對S/D進行離子注入并激活,沉積絕緣介質(zhì)層并平坦化,覆蓋源漏區(qū)域。去除假柵后制作High K金屬柵,再制作導(dǎo)電通孔及金屬pad,完成SOI FinFET器件的制備。

經(jīng)過個性化調(diào)整，醫(yī)院把分時段預(yù)約進一步精細(xì)化，預(yù)約時間具體到分鐘。同時，醫(yī)院還為患者提供動態(tài)等候訊息，推出“排隊等候提醒”服務(wù)，患者通過手機即可查詢排隊情況，等候更加靈活，不再局限于候診區(qū)。

反應(yīng)過程中,在高頻高溫(13.5 MHz/550 ℃)條件下,在SOI FinFET器件表面生長了50 nm張應(yīng)力SiN薄膜,將張應(yīng)力引入到器件溝道中。

2 結(jié)果與討論

2.1 SOI FinFET器件特性表征

SOI FinFET的基本電學(xué)特性采用半導(dǎo)體參數(shù)分析儀進行表征,測試包括轉(zhuǎn)移特性曲線和輸出特性曲線。圖 3為所制備SOI FinFET器件的轉(zhuǎn)移特性曲線和輸出特性曲線。由圖3可見,漏端電流Ids隨著柵極電壓Vgs的減小而增大,表明器件呈P型特性。同時,較高的開關(guān)比(>106)表明SOI FinFET的柵極對源極/漏極電流具有良好的調(diào)節(jié)作用。

(a) Transfer characteristics curve

(b) Output characteristics curve

2.2 SOI FinFET應(yīng)變性能表征

隨著2016年我國加入華盛頓成員國，國內(nèi)高校掀起工程教育國際認(rèn)證的浪潮。工程教育認(rèn)證中強調(diào)學(xué)生的實作技能，鼓勵課程設(shè)計/畢業(yè)設(shè)計能出實際作品，鼓勵學(xué)生以團隊合作的形式完成，這是頂石（Capstone）的基本要求。3D打印技術(shù)是實現(xiàn)產(chǎn)品從電腦屏幕到實物最為便捷的方式，具有時間和成本優(yōu)勢，從而備受關(guān)注和學(xué)生喜愛。從專業(yè)認(rèn)證的發(fā)展需求看，3D打印技術(shù)在高校中的應(yīng)用將逐步擴大。

導(dǎo)師(通訊作者):鄧金祥(1965-)，男，教授，博士，主要研究方向為半導(dǎo)體光電薄膜材料與器件. Email:jdeng@bjut.edu.cn

(a) TEM image and SAED pattern of the bottom silicon region of the SOI substrate

(b) TEM image and SAED pattern of the Fin channel region of the SOI FinFET

表1 TEM測試選取點的SAED信息對比Tab.1 Comparison of SAED information for TEM test selection points

為表征SiN薄膜覆蓋對SOI FinFET溝道內(nèi)部產(chǎn)生的應(yīng)變,本文利用TEM進行電子衍射測試(selected-area electron diffraction,SAED),在膜層結(jié)構(gòu)中,選取SOI襯底底部無應(yīng)力硅來對比SOI FinFET器件硅溝道中的應(yīng)變情況。引入張應(yīng)變后SOI FinFET器件的TEM測試結(jié)果如圖4所示。圖4(a)為SOI襯底底部硅的測試點,圖4(b)為SOI FinFET器件溝道內(nèi)部的測試點,將兩測試點進行對比計算應(yīng)力,如表1所列。

(1) 首先硅烷和氨氣在機器內(nèi)部均勻混合;

2.3 SOI FinFET應(yīng)變引入前后的電學(xué)特性比較

為探究應(yīng)變對SOI FinFET器件電學(xué)特性的影響,分別測量引入應(yīng)變后不同柵長SOI FinFET的轉(zhuǎn)移特性曲線,如圖5所示。由圖5可見,3種尺寸下器件的轉(zhuǎn)移特性曲線均有著一定程度的優(yōu)化,根據(jù)轉(zhuǎn)移特性曲線的對比可見器件的開態(tài)電流Ion顯著提升,關(guān)態(tài)電流Ioff顯著降低,電流開關(guān)比Ion/Ioff顯著增大,亞閾值擺幅也有不同程度的優(yōu)化。

(a) Weff∶Lg =280 nm∶20 nm

(b) Weff∶Lg =280 nm∶100 nm

(c) Weff∶Lg =280 nm∶500 nm

為探討引入應(yīng)變前后SOI FinFET器件電學(xué)性能的優(yōu)化,根據(jù)應(yīng)變引入前后的轉(zhuǎn)移特性曲線提取了開態(tài)電流Ion、關(guān)態(tài)電流Ioff、電流開關(guān)比Ion/Ioff、跨導(dǎo)gm、線性區(qū)閾值電壓Vth-lin、飽和區(qū)閾值電壓Vth-sat、漏致勢壘降低VDIBL和亞閾值擺幅SSS等關(guān)鍵電學(xué)參數(shù)。圖6為引入張應(yīng)力的SOI FinFET的電學(xué)參數(shù)隨柵長的變化關(guān)系。其中:開態(tài)電流為Vds=-0.5 V,Vgs=-1.6 V時對應(yīng)的漏端電流;關(guān)態(tài)電流為漏端電流的最小值;跨導(dǎo)為器件跨導(dǎo)曲線的峰值;Vth-lin與Vth-sat采用固定電流法提取;VDIBL為閾值電壓變化與漏極電壓變化的比。

(a) Ion

(b) I off

(c) Ion/Ioff

(d) gm

(e) Vth-lin

(f) Vth-sat

(g) VDIBL

(h) SSS

2.3.1 開態(tài)電流與跨導(dǎo)

由圖6(a)可見,器件的Ion隨著柵長的減小而增大。同時,在引入應(yīng)力后,3個尺寸器件的Ion均有著不同程度的提升,特別是柵長為20 nm時,Ion的提升最為顯著。Ion的變化與遷移率μ的變化密切相關(guān),且兩者之間的關(guān)系可表示為[14]

(1)

其中:Cox為柵極電容密度;Vg,on為開態(tài)電流對應(yīng)的柵極電壓。由式(1)可知,圖6(a)所示結(jié)果與式(1)相符。張應(yīng)力引入后,3個尺寸器件的Ion都有明顯的提升,原因為:(1)張應(yīng)力的引入顯著提高了SOI FinFET器件的溝道載流子遷移率;(2)張應(yīng)力的引入使SOI FinFET器件的閾值電壓向正方向漂移,如圖6(e)和圖6(f)所示。

遷移率的定義是單位電場內(nèi)載流子的平均速度,可表示為[15]

(2)

為進一步驗證器件遷移率的提升,本文提取了3種尺寸SOI FinFET器件的跨導(dǎo),如圖6(d)所示?？鐚?dǎo)與遷移率的關(guān)系可表示為[16]

比如，以運滿滿為例，運滿滿是一個車貨匹配網(wǎng)絡(luò)平臺，這種平臺的出現(xiàn)大大提升了車貨匹配效率，這是因為這一移動互聯(lián)網(wǎng)產(chǎn)品是以去中間化設(shè)計的，司機端與貨主端是運滿滿網(wǎng)絡(luò)平臺的兩大產(chǎn)品，信息部和物流公司通過將貨主知己需求發(fā)布到平臺上，通過平臺司機端匹配項有關(guān)路線司機用戶推動信息和路線，這種運力共享平臺的搭建，能夠?qū)⑸鐣倪\力資源充分整合，降低運力成本和消耗，為社會減少了空貨車行駛的現(xiàn)象，節(jié)省了燃油量，更好地滿足了物流的需求雙方。

(3)

由式(3)可知,跨導(dǎo)與遷移率正相關(guān),即遷移率增大,跨導(dǎo)升高。由圖6(d)可見,器件的跨導(dǎo)隨柵長的減小而增大。張應(yīng)力引入后,3個尺寸器件的跨導(dǎo)都有明顯的提升,表明張應(yīng)力的引入顯著提高了SOI FinFET器件的溝道載流子遷移率。

(1) 首先在SOI襯底上依次沉積25 nm的SiO2,100 nm的a-Si和25 nm的SiN;

由圖6(e)和圖6(f)可見,引入張應(yīng)力后,器件的閾值電壓向正方向發(fā)生漂移。閾值電壓與Ion的關(guān)系如式(1)所示,閾值電壓朝正方向發(fā)生漂移會使Ion增大。綜上所述,引入張應(yīng)力后,SOI FinFET器件Ion的增大主要是由于遷移率增大和閾值電壓的漂移而引起的。

2.3.2 關(guān)態(tài)電流與電流開關(guān)比

余秋雨先生曾經(jīng)給文化下了一個可謂全世界最簡短的定義：“文化，是一種包含精神價值和生活方式的生態(tài)共同體。它通過積累和引導(dǎo)，創(chuàng)建集體人格?！逼饰鲇嗲镉晗壬奈幕x，對比“看客文化”，實在為“看客”竟然能夠成為一種“文化”而悲哀。

由圖6(b)可見,器件的Ioff均有接近兩個量級的下降。Ion/Ioff的大小反映了器件對溝道電流的調(diào)控能力,Ion/Ioff越大,器件的柵控能力越強,所以在器件制備中會追求更高的Ion/Ioff。由圖6(c)可見,與引入張應(yīng)力前相比,引入張應(yīng)力后,不同柵長器件Ion/Ioff均有接近兩個量級的提升,表明張應(yīng)力引入后,器件對溝道電流的調(diào)控能力得到了顯著提升。

2.3.3 漏致勢壘降低

(2)二維碼支付對手機沒有硬件要求，只要是智能手機都支持二維碼支付。二維碼過閘支付將不斷適應(yīng)城軌客流密度高、快速通行的特征，帶回寫功能的脫機二維碼更符合城軌運營實際需求。二維碼支付系統(tǒng)建設(shè)一要注重標(biāo)準(zhǔn)化，二要與其它交通行業(yè)互聯(lián)互通。APP專用文件和藍(lán)牙回寫技術(shù)結(jié)合使用，可實現(xiàn)交通部二維碼在城軌應(yīng)用。過閘信息存儲在APP專用文件內(nèi)，閘機通過藍(lán)牙讀寫專用文件計算票價，解決后臺匹配交易、負(fù)荷大的缺點。脫機二維碼在上海有大規(guī)模運營的成熟經(jīng)驗，總體效果平穩(wěn)可靠。二維碼支付體系標(biāo)準(zhǔn)化建設(shè)，有利于推動跨行業(yè)、跨區(qū)域的互聯(lián)互通。

在小尺寸器件中,漏致勢壘降低效應(yīng)會導(dǎo)致器件的閾值電壓隨著漏端電壓的變化而發(fā)生漂移,是反映器件性能的重要指標(biāo)之一。本文中提取器件VDIBL可表示為[19]

(4)

其中:Vds1與Vds2為給器件加入的不同漏極電壓,分別為-0.05 V與-0.5 V;Vth-lin和Vth-sat為器件在2種漏極電壓下的閾值電壓。由式(4)可知,器件的VDIBL越小,器件的穩(wěn)定性越高,性能也就越好。由圖6(g)可見,張應(yīng)力的引入使不同柵長器件的VDIBL均有著顯著的改善,VDIBL降低的原因是應(yīng)變在溝道中產(chǎn)生的橫向電場阻止了漏致勢壘的降低[20-21]。

2.3.4 亞閾值擺幅

亞閾值擺幅Sss是反映器件開啟狀態(tài)與關(guān)斷狀態(tài)之間轉(zhuǎn)換速率快慢的性能指標(biāo),是亞閾區(qū)源漏電流密度變化的一個數(shù)量級所需要的柵壓增量,Sss越小,代表器件的柵控能力越強,是極其重要的參數(shù),可表示為[19]

(5)

由圖6(h)可見,引入張應(yīng)力后,3種柵長器件的Sss均有顯著下降,其中20,100,500 nm 3種柵長器件的Sss分別為69.9,65.6,62.6 mV·dec-1,與引入張應(yīng)力之前相比,分別降低了31.7,33.2,15.5 mV·dec-1。對比不同柵長器件SSS的變化量,張應(yīng)力能改善器件的柵控能力。

3 結(jié)論

本文基于SOI襯底制備了FinFET,并使用PECVD技術(shù)在器件表面淀積了50 nm張應(yīng)力SiN,將張應(yīng)力引入器件溝道中,使SOI FinFET器件溝道的載流子遷移率提升,導(dǎo)致Ion得到了明顯的提升。此外,還觀察到器件的Ioff,Ion/Ioff,gm,VDIBL和SSS等多個電學(xué)參數(shù)都有著不同程度的優(yōu)化。值得一提的是,應(yīng)變對柵長較小器件的Ion和SSS有更明顯的改善。

瀏覽這五道題,我們便可知道這是一個關(guān)于旅行的故事。因為第一題暗示了因為某種緣故，要去某個地方；第二題暗示了主人公去某個地方的目的；第三題暗示了出行方式；第四題則暗示了主人公對某種旅行的看法。第五題暗示了旅行的出行時間。