陳南心,丁李利,陳 偉,王 坦,張鳳祁,徐靜妍,羅尹虹

(1. 湘潭大學(xué) 材料科學(xué)與工程學(xué)院,湖南湘潭 411105;2. 強(qiáng)脈沖輻射環(huán)境與模擬全國重點(diǎn)實(shí)驗(yàn)室,西安 710024)

隨著電路工藝集成度越來越高,空間環(huán)境中自帶的天然輻射環(huán)境會給航天器的電子器件帶來嚴(yán)重的空間輻射效應(yīng)[1],其中,單粒子效應(yīng)(single event effect, SEE)引發(fā)的故障已成為影響航天器運(yùn)行的重要原因[2],因此,研究單粒子效應(yīng)及抗輻射加固設(shè)計對提升集成電路抗輻照性能具有重要意義[3]。SEE是指在天然或人為的輻射環(huán)境中,高能粒子穿過半導(dǎo)體器件的結(jié)區(qū)和耗盡層時,沿電離徑跡產(chǎn)生大量電子-空穴對,被器件的敏感區(qū)吸收,導(dǎo)致器件損傷的輻射效應(yīng)。SEE根據(jù)是否對器件產(chǎn)生不可逆的損傷分為軟錯誤和硬錯誤2種。其中,單粒子瞬態(tài)敏感效應(yīng)(single event transient,SET)是軟錯誤的一種,即指瞬態(tài)電流在混合邏輯電路中傳播,導(dǎo)致輸出錯誤[4]。SET脈沖寬度表征了器件轟擊節(jié)點(diǎn)上收集的電荷量集合、電荷聚集的速度及電荷從轟擊點(diǎn)中移除的速率。反相器作為典型的標(biāo)準(zhǔn)單元之一,通過建立TCAD(technology computer aided design)仿真模型來觀察SET發(fā)生時器件具體發(fā)生的物理過程可準(zhǔn)確反映電荷收集的過程,節(jié)省大量實(shí)驗(yàn)機(jī)時與資源,加快研究的進(jìn)度[5-6]。

劉必慰等[7]通過TCAD 3維模擬,研究n+深阱的三阱工藝反相器中P阱接觸對NPN雙極放大的影響,結(jié)果表明,增大P阱接觸面積及減小P阱接觸距離可抑制NPN雙極放大效應(yīng)。Amusan等[8]發(fā)現(xiàn)NMOS管與PMOS管電荷收集機(jī)制的差異會導(dǎo)致SET脈寬不同,且會因N阱電勢變化而引發(fā)雙極放大效應(yīng),轟擊PMOS管(Phit)會比轟擊NMOS管(Nhit)引發(fā)更嚴(yán)重的SET。Ahlbin等[9]驗(yàn)證了SET瞬態(tài)脈沖與N阱接觸面積之間呈指數(shù)關(guān)系,表明MOS管中的寄生兩極連接晶體管(bipolar junction transistor,BJT)傳導(dǎo)會同時影響器件截面與SET脈沖寬度。Olson等[10]發(fā)現(xiàn)隨著阱接觸面積的增大,代表雙極放大效應(yīng)程度的放大因子隨之減小,這是因較大的阱接觸面積會減小轟擊位置到阱接觸之間電阻通路上的分壓。另外一些學(xué)者探究了N阱接觸面積變化Phit和Nhit[11]、不同形狀的阱接觸[12]、三阱結(jié)構(gòu)中P阱接觸面積的作用[13]、不同形狀保護(hù)帶[14-15]和不同阱深[16]對SET的影響。

目前,針對SET的研究主要集中在N阱,以PMOS管作為載體進(jìn)行的研究[7-12],但隨著器件尺寸的減小,P阱接觸布局也會對器件的抗輻射性能產(chǎn)生顯著影響。目前研究載體的特征尺寸較大,但半導(dǎo)體工藝技術(shù)的進(jìn)步迅速,缺少先進(jìn)器件的仿真研究。同時,針對不同偏置下,阱接觸布局對反相器SET脈寬的研究沒有系統(tǒng)的總結(jié),無法評判阱接觸布局對器件整體抗輻射加固性能的影響。對P阱接觸的研究停留在現(xiàn)象層面的分析總結(jié)[17-21]?，F(xiàn)階段關(guān)于P阱接觸面積對CMOS反相器的影響情況、機(jī)制探索及物理過程的研究報道較少,相關(guān)工作需補(bǔ)充和完善。因此,本文開展了P型阱接觸面積對CMOS反相器SET脈沖寬度影響的研究,可為CMOS反相器抗輻射性能研究提供參考。

1 TCAD建模與模型設(shè)置

1.1 模型構(gòu)建與驗(yàn)證

基于Sentaurus 2018構(gòu)建了40 nm體硅雙阱工藝CMOS反相器TCAD 仿真模型,如圖1所示。

圖1 40 nm體硅雙阱工藝CMOS反相器TCAD 仿真模型Fig.1 TCAD simulation model of 40 nm bulk silicon double-well process CMOS inverter

NMOS晶體管和PMOS晶體管位于器件中心,尺寸分別為Wn∶Ln=160 nm∶500 nm,Wp∶Lp=100 nm∶500 nm,PMOS管與NMOS管共用柵極,晶體管之間的間距為940 nm,P阱接觸和N阱接觸分別位于晶體管兩側(cè),間距為200 nm。P阱和N阱的阱深均為1 000 nm,摻雜峰值濃度均為3×1017cm-3。通過調(diào)整倒角、輕摻雜濃度及源漏摻雜濃度等工藝參數(shù),對CMOS反相器器件模型進(jìn)行了校準(zhǔn),模型校準(zhǔn)的基準(zhǔn)與Ding等[22]建立的阱接觸對SEE影響的器件模型一致。

1.2 模擬條件

器件的工作電壓設(shè)置為1.1 V和0 V,重離子轟擊的LET值為30 MeV·cm2·mg-1,并假設(shè)在整個軌跡上保持不變。粒子垂直入射,分別轟擊在PMOS和NMOS的漏極中心,入射粒子具有高斯分布特性,徑向特征距離為0.1 μm,粒子入射至器件時間為0.1 ns。在后續(xù)仿真的研究過程中,通過觀察反相器輸出電壓縱坐標(biāo)的1/2Vdd(工作電壓)處,脈沖持續(xù)的時間長度來表征SET脈寬寬度,圖2為SET脈寬示意圖。仿真模擬過程中使用的物理模型包括摻雜相關(guān)的非平衡載流子(Shockley-read-hall,SRH)復(fù)合和俄歇(auger)復(fù)合、雪崩擊穿模型(avalanche)、遷移率模型(包括遷移率和摻雜濃度的關(guān)系(doping dep)、遷移率和高電場關(guān)系(high field saturation))和禁帶變窄模型(band gap narrowing)。

圖2 SET脈寬示意圖Fig.2 Schematic diagram of SET pulse width

2 P阱接觸面積對瞬態(tài)脈寬的影響

為研究P阱接觸面積變化對SET瞬態(tài)脈沖寬度的影響,保持N阱接觸面積不變,寬為300 nm,長為500 nm,P阱接觸寬為300 nm不變,長度從0.5 μm到1.750 μm遞增。P阱接觸面積對反相器電學(xué)參數(shù)的影響如圖3所示。由圖3可見,P阱接觸面積增大后對器件電學(xué)特性沒有明顯影響。本文基于該結(jié)果開展了后續(xù)研究。

圖3 P阱接觸面積對反相器電學(xué)參數(shù)的影響Fig.3 Influence of P-well contact area on electrical parameters of inverter

2.1 Nhit情況

Nhit P阱接觸面積對SET脈沖寬度的影響如圖4所示。由圖4可見,反相器輸入電壓為1.1 V時,重離子轟擊P阱有源區(qū)漏極中心,反相器產(chǎn)生的SET脈沖寬度隨P阱接觸面積增大而減小。這一現(xiàn)象與現(xiàn)有阱接觸面積的研究結(jié)論相仿,增大阱接觸面積可有效減小雙極放大因子[10],在雙阱工藝中的雙極放大效應(yīng)會隨N阱接觸面積的增大而被抑制,從而加強(qiáng)器件的抗SEE能力[7]。P阱接觸面積增大對SET脈沖寬度有明顯的減小作用。

圖4 Nhit P阱接觸面積對SET脈沖寬度的影響 Fig.4 Influence of P-well contact area on Nhit SET pulse width

P阱接觸面積增大后,Nhit轟擊產(chǎn)生的空穴載流子大部分被阱接觸所吸收,P阱接觸面積越大,吸收的載流子數(shù)量越多,使轟擊位置因重離子轟擊而產(chǎn)生的空穴數(shù)量減少。當(dāng)P阱接觸面積增大到整個P阱面積占比的19.2%時,轟擊產(chǎn)生的空穴載流子大部分被阱接觸吸收,且阱接觸的吸收能力達(dá)到飽和,因此阱接觸面積對SET脈寬減小的趨勢在阱接觸面積增大的過程中逐漸變緩。圖5為不同P阱阱接觸面積器件空穴濃度差異。由圖5可見,P阱接觸面積增大后,N型有源區(qū)空穴載流子濃度下降。

圖5 不同P阱接觸面積器件空穴濃度差異Fig.5 Difference in hole concentration of devices with different P-well contact areas

Nhit的情況下,轟擊點(diǎn)在NMOS管漏極中心的位置,NMOS管的主要電荷收集機(jī)制是擴(kuò)散和漂移,P阱接觸會快速收集轟擊點(diǎn)產(chǎn)生的空穴。在重離子轟擊到器件后,PN結(jié)周圍的載流子在內(nèi)建電場的作用下被收集,通過源極-體區(qū)-阱接觸之間的通路形成電流,增大阱接觸面積可減小這個回路上的電阻,增大通過通路的電流,因此最終SET脈沖寬度得到了有效減小[23]。

2.2 Phit情況

Phit P阱接觸面積對SET脈沖寬度的影響如圖6所示。

圖6 Phit P阱接觸面積對SET脈沖寬度的影響Fig.6 Influence of P-well contact area on Phit SET pulse width

由圖6可見,反相器輸入為0時,重離子轟擊N阱中有源區(qū)漏極中心,Phit情況下反相器產(chǎn)生的SET脈沖寬度隨P阱接觸面積增大而增大。這個現(xiàn)象不僅與傳統(tǒng)加固手段相反,甚至與第2.1節(jié)Nhit的轟擊情況相反,增大P阱接觸面積在Nhit情況下有顯著減小SET脈沖寬度的效果,但在Phit情況下起反作用,這使增大P阱接觸面積成為一種雙向性手段。

PMOS的主要電荷收集機(jī)制是雙極放大效應(yīng),不同P阱接觸面積器件電勢差異如圖7所示。由圖7可見,整個器件的體電勢趨于穩(wěn)定,增大P阱接觸面積加速了轟擊位置體區(qū)內(nèi)重離子沉積電荷的收集,同時第2.1節(jié)中證明增大P阱接觸面積可減小雙極放大效應(yīng),這說明此時影響器件SET脈寬的原因并不唯一。

圖7 不同P阱接觸面積器件電勢差異Fig.7 Potential difference of devices with different P-well contact areas

為探究Phit情況下SET脈寬變化的具體物理過程,重新建立了一個CMOS反相器模型用于分離初級收集電流與雙極放大電流作為對比。無源結(jié)構(gòu)器件如圖8所示,在原先的器件結(jié)構(gòu)上物理上去除源極結(jié)構(gòu)。在進(jìn)行單獨(dú)施加電壓的條件下,因沒有源極結(jié)構(gòu)器件不能形成PNP型寄生晶體管結(jié)構(gòu),漏極的輸出電流是初級收集電流(包括擴(kuò)散和漂移收集的電流)。

圖8 無源結(jié)構(gòu)器件Fig.8 No source structure device

將初級收集電流與先前器件的漏極輸出電流相減可得到器件的雙極放大電流。Phit情況下P阱接觸對電流的影響如圖9所示。

圖9 Phit情況下P阱接觸寬度對電流的影響Fig.9 Influence of P-well contact width on current under Phit condition

由圖9可見,轟擊N阱漏極中心后,雙極放大電流在P阱接觸面積增大的過程中減小,同時初級電流隨之增大。說明雙極放大效應(yīng)在這個過程中得到了抑制,但加劇了初級收集的過程。原因是P阱接觸、P阱、N阱、N阱接觸之間形成的電流通路會受P阱接觸面積的影響,Phit情況下,P阱接觸面積對電流的影響如圖10所示。

圖10 電阻通路Fig.10 Resistance path

由圖10可見,當(dāng)P阱接觸面積增大時,R2電阻減小,電阻通路上的分壓減小利于體電勢的穩(wěn)定,從而減小了轟擊PMOS漏極中心產(chǎn)生的雙極放大效應(yīng)[9]。

P阱接觸快速吸收了N阱轟擊位置的空穴,阱電勢被維持在一個高電平的狀態(tài),穩(wěn)定高電位的電勢可減小雙極放大效應(yīng)的影響,但體電勢處于高電平會在阱內(nèi)形成一個更強(qiáng)勁的內(nèi)建電場,從而加劇漂移收集。轟擊位置處大量空穴載流子被增大后的阱接觸吸收,至此N阱中產(chǎn)生的強(qiáng)烈內(nèi)建電場會加劇N阱漏極對電荷的吸收,吸收能力隨內(nèi)建電場強(qiáng)度的增強(qiáng)而增強(qiáng)。所以Phit的情況下,P阱接觸雖抑制了雙極放大效應(yīng),但加劇了漂移收集。在更嚴(yán)重的漂移收集及削弱后的雙極放大效應(yīng)的疊加影響下,SET脈沖寬度整體隨P阱接觸面積增大后產(chǎn)生的強(qiáng)內(nèi)建電場強(qiáng)度增加而增加。

PMOS的主要電荷收集過程是雙極放大,但在大面積的P阱接觸吸收轟擊處的空穴后產(chǎn)生的強(qiáng)內(nèi)建電場使漂移收集加強(qiáng)。根據(jù)圖9所示的收集電流,當(dāng)阱接觸面積達(dá)19.2%時,初級收集電流增大至與雙極放大電流幾乎一樣,說明在此時漂移收集已成為比雙極放大效應(yīng)更嚴(yán)重的電荷收集環(huán)節(jié)了,所以在Phit轟擊之后SET脈寬不減反增。

3 P型阱接觸位置對瞬態(tài)脈寬的影響

為研究P阱接觸與晶體管間的距離對SET脈寬的影響,使除阱接觸與晶體管之間距離外的條件恒定不變,調(diào)整分布距離從0.2 μm至1.2 μm。P阱接觸位置對反相器電學(xué)參數(shù)影響如圖11所示。由圖11可見,P阱接觸位置的變化對反相器的特征電參數(shù)沒有明顯影響,后續(xù)研究將基于這個前提展開。

圖11 P阱接觸位置對反相器電學(xué)參數(shù)影響Fig.11 Influence of P-well contact position on electrical parameters of inverter

Nhit情況下P阱接觸位置對SET脈寬的影響如圖12所示.由圖12可見,Nhit情況下隨著P阱接觸與晶體管之間的距離變大,SET脈沖寬度隨之增大。阱接觸與晶體管之間的距離越近,高能粒子轟擊后產(chǎn)生的空穴可更快地被阱接觸吸收。

圖12 Nhit情況下P阱接觸位置對SET脈寬的影響Fig.12 Influence of P-well contact position on SET pulse width under Nhit condition

Phit情況下P阱接觸位置對SET脈沖寬度的影響如圖13所示。

圖13 Phit情況下P阱接觸位置對SET脈寬的影響Fig.13 Influence of P-well contact position on SET pulse width under Phit condition

由圖13可見,在Phit情況下,減小晶體管與阱接觸之間的距離對SET脈沖的抑制起到了反作用,兩者之間得電阻通路較短時,阱接觸吸收空穴的速度較快。比較圖13和圖12還可見,Phit情況下阱接觸距離對SET脈寬的增大幅度小于Nhit情況下的減小幅度。這與第2節(jié)對P阱接觸面積增大后在Nhit情況下SET脈沖寬度增大的結(jié)論具有一致性,P阱接觸對空穴載流子的吸收是導(dǎo)致SET脈寬變化的原因。P阱接觸面積的增大對Nhit轟擊減緩了雙極放大效應(yīng)的同時又加劇了漂移作用,兩者作用的疊加下,阱接觸位置的距離對SET脈沖寬度的影響并不是很大。

4 結(jié)論

本文研究了40 nm體硅雙阱CMOS反相器中P阱接觸對單粒子瞬態(tài)效應(yīng)的影響,通過TCAD 3維模擬發(fā)現(xiàn),重離子輻照下,P阱接觸的面積及分布在不同偏置下會對SET有全然不同的效果。當(dāng)器件輸入高電壓時,轟擊P阱中漏極中心敏感區(qū)域,縮減P阱接觸與晶體管之間的距離或加大P阱接觸面積可有效減小Nhit的單粒子瞬態(tài)脈沖寬度。當(dāng)器件輸入低電壓時,轟擊N阱中漏極中心敏感區(qū)域,增大P阱接觸面積及縮短P阱接觸與晶體管之間的距離反而會使SET脈寬隨之增大。阱接觸可吸收載流子,減小轟擊產(chǎn)生的電子-空穴對產(chǎn)生的影響,同時也會因電勢的高低形成不同強(qiáng)度的內(nèi)建電場而影響漂移擴(kuò)散的收集。研究結(jié)果表明,Nhit情況下改變P阱接觸布局可有效提高器件的抗SET能力, Phit情況下對P阱接觸布局的變化會降低器件的抗SET能力。