金克慶, 劉興輝, 趙建中, 李 智

(1.遼寧大學 物理學院,遼寧 沈陽 110036; 2.中國科學院微電子研究所 感知中心,北京 100029)

對于PD發(fā)射機的設計,文獻[5]采用2個不同電容進行充放電的擺率控制方式,具有一定的抑制EMI的作用,但由于充放電回路采用不同電容,易受制造工藝偏差影響,很難保證PD信號穩(wěn)定的邊沿時間;文獻[6]在文獻[5]的基礎上進行了改進,雖然通過遲滯結構與修調的方法提升了邊沿精度,但仍然無法解決充放電電容不同帶來的工藝偏差的影響;文獻[7]采用由時鐘控制的開關電容延遲電路的方案,雖然可以做到邊沿時間精確控制,但采用修調電容的形式依然會存在工藝偏差的影響且輸出波形抗干擾能力較差?；诖?本文采用同一電流雙路對稱鏡像進行單電容充放電的設計并通過調節(jié)電流的形式進行精確的擺率控制,能有效抑制制造工藝偏差造成的影響和較高擺率產生的EMI問題;寬電源范圍的設計,能有效應對電源電壓波動造成輸出波形畸變的問題;輸出級采用高增益兩級放大器以保證驅動CC線纜的能力。

1 EMI問題和電磁兼容性分析

USB PD協(xié)議常與Type-C接口配合使用,典型的24引腳 Type-C接口包含CC1和CC2共2個檢測和通信引腳。除上述的2個引腳外,其還具有高速引腳[8],特點是高速信號通信和電源通信均使用同一個連接器。

由信號與系統(tǒng)理論可知,任何信號都可分解成不同頻率的正弦信號的組合。根據傅里葉分析,當一周期信號滿足狄里赫利條件,即在一個周期內,周期信號必須絕對可積,存在有限個極值點,且存在有限個間斷點[9],則其可以展開成傅里葉級數形式,即

(1)

其中:a0、ak為系數;φk為相位;ω1=2π/T,T為周期。因此周期性方波信號的傅里葉級數為:

(2)

其中,Vtop為信號幅值。

由式(2)可知,方波信號可由正弦信號的基波與其奇次諧波疊加產生,且諧波個數越多越接近理想方波,為19次諧波疊加而成的方波信號,如圖1所示。

圖1 19次諧波疊加而成的方波信號

由吉布斯效應可知,在方波的轉折處將出現一定的振鈴現象,這不利于信號的傳輸[10]。因此,PD通信中若CC接口上傳輸的信號擺率過高,產生的高次諧波的幅度也會越大,其可通過線纜耦合到Type-C接口的其他傳輸線中,會對其他高速數據信號產生EMI而出現電磁兼容性(electromagnetic compatibility,EMC)問題導致通信失敗。于是適當緩的信號擺率可以減小高次諧波分量和幅度,有助于抑制EMI問題而保證信號完整性[11-12]。合理的擺率控制是PD正常通信的重要前提,USB PD 3.0協(xié)議規(guī)范了其發(fā)射機信號的邊沿時間和高低電平[13]。要求CC線纜上傳輸信號的高電平VH為1.050～1.200 V,低電平VL為-0.075～0.075 V,上升時間tR和下降時間tF皆大于300 ns。

1) 實測樁土界面的土壓力和孔隙水壓力.目前研究主要是針對樁周土壓力和孔隙水壓力進行測試，而樁土界面是樁土體系的關鍵，樁土界面有效徑向壓力的變化規(guī)律有待研究.

2 PD發(fā)射機模擬前端電路的設計

PD發(fā)射機模擬前端整體電路框圖如圖2所示。主要由邊沿產生和擺率調節(jié)電路、緩沖和電平轉換電路、功率輸出電路3個部分組成?；竟ぷ髟頌槠秒娐贩謩e給PD發(fā)射機模擬前端電路的3個子模塊提供偏置電壓和偏置電流,數據脈沖信號加到邊沿產生電路來控制電容充電或放電過程,其配合擺率調節(jié)電路輸出穩(wěn)定的、擺率可控的信號,經過緩沖和電平轉換電路轉換為峰值為1.125 V的信號,再經過功率輸出電路輸出穩(wěn)定的、具有強驅動能力的PD通信信號。

圖2 USB PD發(fā)射機整體電路框圖

2.1 邊沿產生和擺率調節(jié)電路

邊沿產生和擺率調節(jié)電路如圖3所示。采用同一電流雙路對稱鏡像的方式進行單電容充電或放電過程,充放電回路采用同一電容保證了信號上升和下降的擺率恒定,既可以有效抑制傳統(tǒng)結構中不同電容由于制造工藝偏差導致邊沿時間不對稱的影響,也可以抑制信號擺率過高而產生EMI現象導致的EMC問題;同一電流鏡像的設計可以防止脈沖數據信號直接施加到開關上出現充放電回路同時導通或同時關斷的狀態(tài)而引發(fā)信號瞬間上拉或下拉導致輸出波形畸變的現象,保證了信號的穩(wěn)定性。

圖3 邊沿產生和擺率調節(jié)電路

工作原理如下:V1.5為線性穩(wěn)壓器提供的1.5 V偏置電壓,基準電流Ibias為電路提供偏置電流。當數據脈沖信號低電平時,up為低電平,down為高電平, M15導通,M16斷開,M17、M18均為二極管連接,A點電壓升高,B點仍為低電平,M9導通,M10斷開,基準電流Ibias通過M13、M14組成的電流鏡結構為M14提供的電流經由M15后通過M17、M9,M1、M2組成的電流鏡結構鏡像到M2,形成V1P5到C1的通路,進行充電過程,直至C1兩端電壓充到1.5 V為止;當數據脈沖信號高電平時,up為高電平,down為低電平,M15斷開,M16導通,A點為低電平,B點電壓升高,M10導通,M9、M1、M2均斷開。Ibias通過M13、M14組成的電流鏡結構為M14提供的電流經由M16后再通過M18、M10組成的電流鏡鏡像到M10,C1通過M10形成對地通路,進行放電過程,直至放電完成為止。電容電流計算公式為:

(3)

由式(3)可得:

(4)

其中:kslew-rate為充放電斜率,即擺率;C為電容容量;I為電流;Δu為電壓的變化量;Δt為時間變化量。由于電容的容量不變;Δu的變化恒定,選取10%～90%的振幅點為邊沿時間,因此,可以通過改變充放電電流I調整邊沿時間進行擺率調節(jié)。

擺率調節(jié)單元由M3、M4、M5、M6、M7、M8、M11、M12組成。通過2個修調信號SR〈1〉、SR〈0〉控制是否增加充放電通路來進行邊沿時間調節(jié),以應對制造工藝的偏差,達到穩(wěn)定可靠的、可供CC線纜識別的PD信號的目的。

2.2 緩沖和電平轉換電路

為適應工藝偏差的影響,設計了由差分放大器和源極跟隨器組成的緩沖和電平轉換電路,如圖4所示。

圖4 緩沖和電平轉換電路

圖4中:第1級由M21、M22、M23、M24、M25、M26組成雙入單出差分放大器;第2級由M27、R1、R2組成源極跟隨器。

工作原理為:偏置電流Ibias通過M19鏡像到M28、M20,為其支路提供電流;VE為M23、M24提供偏置電壓。忽略襯底偏置效應、寄生等因素,由式(5)～(8)可以推出式(9),即

Av1=gm22[ro22‖(gm24ro24ro26)]

(5)

(6)

(Vslew-VD)Av1Av2=VD

(7)

(8)

(9)

其中:Av1為差分放大器的開環(huán)增益;Av2為源極跟隨器的開環(huán)增益。通過合理調節(jié)MOS管寬長比和電阻R1、R2的比值可以實現輸出峰值為1.125 V的PD信號,比例電阻的形式消除了工藝上電阻偏差的影響。

2.3 功率輸出電路

為保證PD信號穩(wěn)定工作,考慮到CC線纜的寄生等因素,功率輸出電路采用全差分結構和電流鏡作負載的差分轉單級放大器組成高增益兩級放大器,且接成單位增益緩沖器的形式。功率輸出電路如圖5所示,M44、M45采用大寬長比的MOS管,保證了強驅動能力,高增益兩級放大器保證了跟隨電壓的精度。

圖5 功率輸出電路

工作原理為:偏置電流Ibias通過M31鏡像到M32、M35,為其支路提供電流。兩級放大器的第1級為由M36、M37、M38、M39、M40、M41組成的全差分結構,采用2個同樣寬長比且工作在線性區(qū)的M40、M41組成串聯電阻并接在輸出端以讀取輸出電壓,并將采樣中間點接到M38、M39的柵極來組成共模反饋電路,解決了電流源作為負載的全差分結構輸出共模電平無法確定的問題,VF為M40、M41的柵極提供偏置電壓,M41的等效阻抗計算公式為:

(10)

第2級由M42、M43、M44、M45組成雙入單出差分放大器,設M44與M42的寬長比為M,忽略寄生等因素,可得:

Av3=gm37(ro41‖ro37‖ro39)

(11)

(12)

(13)

其中:Av3為全差分放大器的開環(huán)增益;Av4為雙入單出差分放大器的開環(huán)增益。

當M45工作在線性區(qū)時,式(12)中ro45變?yōu)閞on45,結果類似式(10)。

3 電路仿真結果

本文采用HHGRACE 0.35 μm BCD工藝設計,采用Spectre和Hspice進行仿真驗證。輸入頻率為300 kHz的脈沖信號,輸出負載為線纜電感為640 nH、電容為1 280 pF。

設計中通過調節(jié)MOS管的過驅動電壓進行寬電源范圍設計,以應對電源電壓波動造成輸出波形畸變的問題,具有良好的穩(wěn)定性。電源電壓以0.5 V為步長,從3～6 V進行瞬態(tài)仿真,仿真波形如圖6所示。從仿真結果可以看出輸出信號波形幾乎無偏差,高電平均在1.05～1.20 V之間,低電平在-0.075～0.075 V之間,結果見表1所列。

表1 不同電源電壓下的高低電平 單位:V

圖6 不同電源電壓下的輸出波形

圖7 擺率修調波形

本文通過兩位編碼進行擺率修調(trim),擺率修調波形如圖8所示,修調精度見表2所列。

表2 擺率修調(trim)精度 %

圖8 電路版圖布局

電路版圖布局如圖8所示,數據脈沖輸入信號置于左上,方便接入;緩沖和電平轉換電路置于左上;邊沿產生和擺率調節(jié)置于左下,其中充放電電容置于版圖中間以減小干擾;功率輸出級置于右半部分,其中輸出管尺寸較大,置于右下方便連接負載。通過以上設計,減小了芯片面積、走線長度、寄生電容和電阻等。

在溫度為-40、25、125 ℃,電源電壓為3、5、6 V,工藝角為tt、ss、ff、sf、fs下,分別采用Spectre和Hspice進行前、后仿真,仿真結果統(tǒng)計如圖9所示,前后仿真結果整體相差不大,只在sf工藝角下有一定偏差,整體邊沿時間均在300～700 ns之間,滿足USB PD3.0協(xié)議標準要求。

圖9 邊沿時間前、后仿真統(tǒng)計結果

本文從邊沿范圍、擺率控制等方面與已有方案進行了對比,結果見表3所列。通過對比可以看出,本文采用的單電容方案避免了電容不同的偏差,修調電流的方式具有精度高、且不易產生波形畸變,抗干擾性好的特點。

表3 不同方案性能的對比

4 結 論

本文設計了一種擺率可控的PD發(fā)射機模擬前端電路,滿足USB PD 3.0協(xié)議標準。對于PD通信中的EMI問題有很好的抑制作用,單電容的設計規(guī)避了傳統(tǒng)不同電容方案帶來的穩(wěn)定性問題的影響;同一電流雙路對稱鏡像結構能有效抑制波形畸變問題,寬電源范圍的設計能更好地適應電源電壓波動;兩級運放作為輸出級能提供大的線纜驅動能力,具有非常好的適用性。