張 林， 李婕妤，汪 洋， 金湘亮,2

(1.湘潭大學(xué) 物理與光電工程學(xué)院, 湖南 湘潭 411105； 2.湖南師范大學(xué) 物理與電子科學(xué)學(xué)院,湖南 長(zhǎng)沙 410081)

0 引 言

模擬開(kāi)關(guān)利用了金屬氧化物半導(dǎo)體(MOS)晶體管的導(dǎo)通和斷開(kāi)特性，MOS晶體管能夠?qū)崿F(xiàn)很低的導(dǎo)通電阻，也能在關(guān)斷時(shí)具有大的關(guān)斷阻抗。經(jīng)過(guò)適當(dāng)?shù)脑O(shè)計(jì)，控制模擬開(kāi)關(guān)的導(dǎo)通和關(guān)閉，實(shí)現(xiàn)電路的信號(hào)切換的作用。模擬開(kāi)關(guān)由于其高性能和低功耗的特點(diǎn)而被廣泛用于數(shù)據(jù)通信、網(wǎng)絡(luò)、便攜式通信和消費(fèi)電子設(shè)備。

近年來(lái)，由于模擬開(kāi)關(guān)可以直接驅(qū)動(dòng)多個(gè)揚(yáng)聲器，因此對(duì)模擬開(kāi)關(guān)的需求一直在增加[1]。通過(guò)使用模擬開(kāi)關(guān)和零電壓偏置音頻放大器，多個(gè)揚(yáng)聲器可以共享一個(gè)信號(hào)源，或者可以將多個(gè)信號(hào)源傳輸?shù)絾蝹€(gè)揚(yáng)聲器。而且，模擬開(kāi)關(guān)可以顯著降低與音頻信號(hào)布線相關(guān)的噪音[2]，并且可以大大降低信號(hào)的功耗。模擬開(kāi)關(guān)是電子產(chǎn)品開(kāi)發(fā)的重要方向。

現(xiàn)在的模擬開(kāi)關(guān)主要由振蕩器、分頻器、負(fù)電壓源產(chǎn)生電路、過(guò)壓保護(hù)電路、電荷泵、輸入驅(qū)動(dòng)電路組成[3]。振蕩器電路產(chǎn)生振蕩波形，經(jīng)過(guò)分頻器得到穩(wěn)定的波形;振蕩波形經(jīng)過(guò)鎖存器得到負(fù)電壓源，整體電路可以傳輸負(fù)信號(hào);輸入控制信號(hào)經(jīng)過(guò)輸入驅(qū)動(dòng)電路處理，控制電荷泵的升壓工作;電荷泵電路提升開(kāi)關(guān)MOS晶體管的柵壓，高速傳輸信號(hào)，控制信號(hào)的傳輸;過(guò)壓保護(hù)電路檢測(cè)端口電壓情況，對(duì)電路實(shí)行過(guò)壓保護(hù)。

對(duì)于模擬開(kāi)關(guān)而言，其傳輸?shù)男盘?hào)速度快，電壓變化>大。端口電壓變化的過(guò)大較快的情況下，容易對(duì)整體電路造成損傷，造成整體芯片的毀壞。所以，過(guò)壓保護(hù)電路對(duì)整體電路的防護(hù)有著重要意義，它保護(hù)著整體電路不受高壓損壞[4]。傳統(tǒng)的過(guò)壓保護(hù)電路是使用單獨(dú)的片外裝置實(shí)現(xiàn)的，不僅存在線路復(fù)雜，而且占較大的面積。因此，芯片的集成化是非常占優(yōu)勢(shì)的[5]。

一般的過(guò)壓保護(hù)電路采用電阻分壓的形式，存在許多的缺點(diǎn)。即大的電流流過(guò)電阻，造成大的功耗[6]。而且，過(guò)壓閾值和恢復(fù)電壓閾值很接近，不適于端口的復(fù)雜電壓變化，容易毀壞芯片[7]。

針對(duì)上述問(wèn)題，本文設(shè)計(jì)的過(guò)壓保護(hù)電路，具有低功耗和遲滯電壓的特點(diǎn)。設(shè)計(jì)的過(guò)壓保護(hù)有閾值電壓，對(duì)變化的電壓辨別后才開(kāi)啟主體電路[8]，同時(shí)，開(kāi)啟時(shí)間和恢復(fù)時(shí)間較短，能夠快速反應(yīng)過(guò)大的輸入電壓，也能在輸入電壓正常后快速恢復(fù)整體電路的運(yùn)行。

1 電路的結(jié)構(gòu)與設(shè)計(jì)原理

1.1 電路結(jié)構(gòu)

如圖1所示，設(shè)計(jì)的過(guò)壓保護(hù)電路。采用P溝道 MOS(PMOS)晶體管接收COM端的電壓，電壓轉(zhuǎn)換為電流，減少信號(hào)在傳輸過(guò)程中的損失。輸入端電壓過(guò)大后，P1，P2工作在飽和區(qū)，A點(diǎn)電壓提升，輸出OUT1為低電平。通過(guò)A點(diǎn)電壓的跳變，控制N4，P6組成的反相器的輸出，從而控制OUT1輸出保護(hù)或恢復(fù)信號(hào)。

圖1 過(guò)壓保護(hù)電路

電路設(shè)計(jì)了雙級(jí)遲滯電路，R3，R4，R5，N1，N2，N3組成第一級(jí)遲滯電路，第二級(jí)遲滯電路由RC延遲和遲滯比較器組成。

1.2 過(guò)壓保護(hù)設(shè)計(jì)原理

采用0.18 μm BCD工藝，PSub為工藝襯底。P1和P2共同的阱電位V1，V1通過(guò)Q5，Q4，P5，P4連接到VDD，當(dāng)電路工作時(shí)，VDD將V1充電到接近VDD的電壓。忽略溝道調(diào)制效應(yīng)，流過(guò)P1或P2的電流為

(1)

如果COM1或COM2的電壓過(guò)大，那么P1或P2的VGS將過(guò)大，造成流過(guò)的電流I過(guò)大。N1漏端的電壓變大，造成N3關(guān)閉，輸出OUT1為低電位。假設(shè)還未進(jìn)行過(guò)壓保護(hù)，N3即將離開(kāi)飽和區(qū)，流過(guò)N3漏端的電流為

(2)

A點(diǎn)的電壓經(jīng)過(guò)電阻R3到N1的漏端，A點(diǎn)的電壓等于N1漏端的電壓，A點(diǎn)的電壓VA為

(3)

隨著COM端口電壓變大，電流I將變大，A點(diǎn)電壓上升。當(dāng)電流I足夠大時(shí)，將能夠翻轉(zhuǎn)由P6,N4組成反相器的輸出電壓，這時(shí)反相器輸出為低電平，N3關(guān)斷，流過(guò)R4的電流將流向R5,N2。A點(diǎn)的電位將不斷提升，N3關(guān)斷更徹底，輸出OUT1為低電位。

COM端的電壓過(guò)壓后，N3是關(guān)斷的，流過(guò)R4的電流為I。那么，A點(diǎn)電位為

(4)

可以知道，輸入端COM電壓大于VP,H時(shí)，輸出OUT1為低電位。那么，VP,H為

(5)

其中，VCOM1-A的值為

VCOM-A=IR1+Vds,PMOS+VBEQ+I(R4+R5)

(6)

同理，COM端的電壓由過(guò)壓開(kāi)始變小，流過(guò)的電流I變小，造成N3導(dǎo)通，輸出OUT1為高電平。輸入端COM電壓低于VP,L時(shí)，輸出OUT1為高電位,公式為

(7)

遲滯電壓范圍ΔVP為

(8)

可以知道，增加電路遲滯電壓范圍方法有幾種。適當(dāng)增加R5電阻值、增加N3的寬長(zhǎng)比或者減小N2的寬長(zhǎng)比，提高過(guò)壓保護(hù)電路的抗干擾能力。

為了進(jìn)一步防止外部電壓脈沖對(duì)電路的傷害，避免電路反復(fù)開(kāi)啟，需要對(duì)第一級(jí)檢測(cè)電路的輸出做一個(gè)延遲判斷。在實(shí)際的應(yīng)用中，輸入端口可能會(huì)有電壓脈沖，而第一級(jí)的檢測(cè)電路的輸出會(huì)受到干擾，對(duì)電路產(chǎn)生不利影響。采用一個(gè)RC延遲和一個(gè)施密特觸發(fā)器對(duì)N5漏端電壓檢測(cè)，作為第二級(jí)抗干擾信號(hào)的電路。

RC延遲是采用4個(gè)PMOS晶體管串聯(lián)到電容端，這4個(gè)PMOS相當(dāng)于一個(gè)電阻R。電源電壓通過(guò)電阻對(duì)電容充電，電容的充電時(shí)間可以有效增大。對(duì)于RC延遲環(huán)節(jié)有

VC(t)|t=0=0

(9)

Ri(t)+VC(t)=VDDu(t)

(10)

列寫出微分方程

(11)

各項(xiàng)取拉氏變換，可以得到

RCsVC(s)+VC(s)=VDD/s

(12)

再轉(zhuǎn)換成時(shí)域函數(shù)，可以得到

(13)

可知，電容充電逐漸接近電源電壓VDD，適當(dāng)大的電阻R和電容C能有效減緩充電速度。

如圖2所示，設(shè)計(jì)了遲滯比較器電路。當(dāng)N7開(kāi)始導(dǎo)通后，輸出VOUT1開(kāi)始下降，進(jìn)一步關(guān)斷N8，從而降低VX電位。這又進(jìn)一步增加N7管的導(dǎo)通程度。N7未導(dǎo)通時(shí)，根據(jù)流過(guò)N6，N8的電流相等的情況

(14)

設(shè)N6管和N8管寬長(zhǎng)比為m1，即m1=β6/β8。聯(lián)立式上面兩式可得VH值

(15)

當(dāng)電路實(shí)行過(guò)壓保護(hù)后，輸入端電壓恢復(fù)正常。那么，有一個(gè)的閾值電壓VL使電路恢復(fù)正常工作。令m2=β13/β11，同理，在PMOS晶體管的作用下，可以得

(16)

當(dāng)m1,m2趨于無(wú)窮大時(shí)，ΔV趨近于(VDD-|Vthp|)-Vthn，m1,m2趨于無(wú)窮小時(shí)，ΔV趨近于VDD。所以，應(yīng)適當(dāng)讓?duì)?小于β8，β11小于β13，提高電路的遲滯范圍，減少錯(cuò)誤電壓給整體電路帶來(lái)的危害。

圖2 遲滯比較器電路

1.3 靜電防護(hù)設(shè)計(jì)

芯片在生產(chǎn)和使用過(guò)程中，不可避免地接觸靜電[9]。MOS晶體管的PN結(jié)耐壓有限，柵極的柵氧厚度有限。電壓過(guò)大后，容易造成柵氧擊穿和PN結(jié)擊穿。所以，必須增加器件的可靠性，添加靜電防護(hù)器件(ESD)[10]。

ESD的設(shè)計(jì)主要考慮4種放電模式，即PD模式(端口到電源)、PS模式(端口到地)、NS模式(地到端口)、ND(電源到端口)。根據(jù)PN結(jié)的正偏特性和反偏特性，確定導(dǎo)通電壓大小，正偏電壓大致取值0.7 V，反偏電壓根據(jù)工藝確定。另外，還要考慮的是電源到地、地到電源的放電，也要分析其導(dǎo)通電壓大小。根據(jù)放電路徑上的電壓大小，確定設(shè)計(jì)ESD的觸發(fā)電壓和維持電壓范圍。

如圖3所示，設(shè)計(jì)ESD電路防護(hù)網(wǎng)絡(luò)。因?yàn)槟M開(kāi)關(guān)需要傳輸負(fù)信號(hào)，端口到地應(yīng)做雙向ESD防護(hù)。端口的防護(hù)，采用單向的NMOS晶體管和SCR并聯(lián)導(dǎo)電，再通過(guò)一個(gè)公共的SCR到地[11]。該設(shè)計(jì)能增加靜電釋放的速度和大小，也能節(jié)省布圖面積。電路路徑耐擊穿電壓還與層次之間的距離有關(guān)。如果設(shè)計(jì)的ESD觸發(fā)電壓和維持電壓較高，那么可以考慮版圖上增大柵與源、柵與漏的距離，從而增大耐擊穿電壓。

圖3 靜電保護(hù)的設(shè)計(jì)

2 結(jié)果與分析

2.1 仿真結(jié)果

基于0.18 μm BCD工藝，使用Cadence軟件搭建電路，對(duì)過(guò)壓保護(hù)電路進(jìn)行仿真。電源電壓為3.3 V，仿真得到的靜態(tài)電源電流200 pA左右，實(shí)現(xiàn)了低功耗的設(shè)計(jì)。除此之外，還對(duì)過(guò)壓保護(hù)電路的開(kāi)啟時(shí)間、關(guān)斷時(shí)間和閾值電壓的性能進(jìn)行仿真。

過(guò)壓保護(hù)電路的閾值電壓決定著輸出電壓的翻轉(zhuǎn)點(diǎn)，能有效抵抗干擾信號(hào)。如圖4所示，電源電壓為3.3 V，對(duì)過(guò)壓保護(hù)電路的閾值電壓仿真。可以看出，過(guò)壓保護(hù)電路的閾值電壓是4.25 V和3.85 V。COM1端口電壓VCOM1增大到4.25 V，輸出電壓VOUT1會(huì)跳變?yōu)?，輸出保護(hù)信號(hào)，實(shí)行過(guò)壓保護(hù)。COM1端口電壓VCOM1從過(guò)壓減小到3.85 V，輸出電壓VOUT1會(huì)跳變?yōu)閂DD，開(kāi)啟模擬開(kāi)關(guān)電路。

圖4 過(guò)壓保護(hù)電路閾值電壓仿真

過(guò)壓保護(hù)電路的輸入、輸出瞬態(tài)圖如圖5所示，VCOM1是輸入信號(hào)，VOUT1是輸出信號(hào)。過(guò)壓保護(hù)反應(yīng)時(shí)間是應(yīng)對(duì)過(guò)大電壓的反應(yīng)時(shí)間tFP，反映著電路過(guò)壓保護(hù)速度。經(jīng)過(guò)Cadence軟件仿真，得到tFP為1.0 μs。過(guò)壓保護(hù)恢復(fù)時(shí)間tFPR是電路恢復(fù)正常的時(shí)間，經(jīng)過(guò)仿真，可以看出，tFPR為0.035 μs。

圖5 過(guò)壓保護(hù)電路的輸入、輸出瞬態(tài)仿真

過(guò)壓保護(hù)電路對(duì)模擬開(kāi)關(guān)保護(hù)仿真，如圖6所示，過(guò)壓保護(hù)電路影響模擬開(kāi)關(guān)的作用。過(guò)壓保護(hù)電路對(duì)模擬開(kāi)關(guān)起著保護(hù)的作用，VCOM1為輸入信號(hào)，VOUT為輸出信號(hào)。當(dāng)COM1端口電壓過(guò)高時(shí)，過(guò)壓保護(hù)電路輸出低電平，關(guān)斷模擬開(kāi)關(guān)。當(dāng)COM1端口電壓恢復(fù)時(shí)，過(guò)壓保護(hù)電路輸出高電平，模擬開(kāi)關(guān)正常工作，COM1端的信號(hào)傳輸?shù)捷敵龆丝凇＝?jīng)過(guò)仿真，可知tFP為1.20 μs，tFPR為0.55 μs。

圖6 過(guò)壓保護(hù)電路對(duì)模擬開(kāi)關(guān)保護(hù)仿真

模擬開(kāi)關(guān)電路中存在著自身的電路結(jié)構(gòu)，會(huì)對(duì)過(guò)壓保護(hù)電路有一定的延遲，所以，過(guò)壓反應(yīng)時(shí)間和恢復(fù)時(shí)間會(huì)有些偏大。經(jīng)過(guò)過(guò)壓保護(hù)電路的作用，模擬開(kāi)關(guān)能夠?qū)崿F(xiàn)過(guò)壓保護(hù)的功能。

2.2 測(cè)試結(jié)果與分析

基于0.18 μm BCD工藝，采用3層金屬繪制版圖，并經(jīng)過(guò)流片驗(yàn)證。版圖的布局、布線，一是確保電路的性能和可靠性，二是合理布局并減小面積[12]。如圖7所示，過(guò)壓保護(hù)電路的版圖面積為102 μm×85 μm。

圖7 全芯片鏡像顯微圖和過(guò)壓保護(hù)電路版圖

如表1所示，列出了測(cè)試過(guò)壓保護(hù)電路對(duì)模擬開(kāi)關(guān)實(shí)際作用的值。測(cè)試結(jié)果與仿真結(jié)果基本一致，沒(méi)有超出設(shè)定的應(yīng)用要求。測(cè)試的結(jié)果有些偏大，原因可能是實(shí)際電路封裝中存在著大的電阻值和大電容值，或者是電源不穩(wěn)定。設(shè)計(jì)的過(guò)壓保護(hù)電路符合應(yīng)用的要求，達(dá)到了預(yù)計(jì)的效果。

表1 測(cè)試結(jié)果(25 ℃)

3 結(jié) 論

基于0.18 μm BCD工藝，本文設(shè)計(jì)了一種能應(yīng)用在模擬開(kāi)關(guān)中的過(guò)壓保護(hù)電路，采用雙級(jí)遲滯電路和延遲電路設(shè)計(jì)，能抗信號(hào)干擾。經(jīng)過(guò)測(cè)試，該過(guò)壓保護(hù)電路對(duì)模擬開(kāi)關(guān)的開(kāi)啟閾值電壓為4.54 V，恢復(fù)閾值電壓4.12 V。開(kāi)啟時(shí)間為2.80 μs，恢復(fù)時(shí)間為1.84 μs。設(shè)計(jì)的過(guò)壓保護(hù)電路具有抗干擾能力，較快的開(kāi)啟和恢復(fù)，能很好地應(yīng)用在模擬開(kāi)關(guān)的領(lǐng)域。