任 晨，曹艷榮 ，張龍濤，呂航航，馬毛旦，呂 玲，鄭雪峰

(西安電子科技大學(xué) 機(jī)電工程學(xué)院；寬禁帶半導(dǎo)體技術(shù)國家重點(diǎn)學(xué)科實(shí)驗(yàn)室: 西安 710071)

隨著航空航天技術(shù)、核動力及核武器的發(fā)展，輻射環(huán)境與電子技術(shù)的關(guān)系越來越密切，當(dāng)器件處于空間輻射環(huán)境中時(shí)，γ射線、質(zhì)子及高能重離子等都會導(dǎo)致器件的氧化層累積陷阱和電荷，產(chǎn)生電離總劑量(total ionizing dose，TID)效應(yīng)。隨著電子技術(shù)和制造工藝的迅速發(fā)展，集成電路尺寸變得越來越小且工藝越來越復(fù)雜[1-3]。以往大尺寸電路中不明顯的輻射損傷效應(yīng)也突顯出來，使輻射損傷更嚴(yán)重。器件特征尺寸進(jìn)入到深亞微米后，柵氧化層厚度較薄，由于器件本身的尺寸和隧穿電流的影響，柵氧化層在輻射后未出現(xiàn)嚴(yán)重的輻射缺陷。輻射對金屬氧化物半導(dǎo)體場效應(yīng)管(metal-oxide-semiconductor field-effect transistor，MOSFET)特性參數(shù)影響很小[4-5]，而淺溝道隔離區(qū)(shallow trench isolation，STI)比柵氧化層厚約2個量級[6-7]，氧化層對輻射產(chǎn)生正電荷的收集能力與氧化層的厚度密切相關(guān)，厚度越大，收集的正電荷越多，所以較厚的STI區(qū)成為輻射影響最嚴(yán)重的區(qū)域。

TID效應(yīng)會使MOSFET性能產(chǎn)生退化，如閾值電壓漂移、泄漏電流增大及跨導(dǎo)退化等，其中最主要的是引起閾值電壓漂移和漏電流的變化[8]。本文針對28 nm NMOSFET器件進(jìn)行TID效應(yīng)仿真，通過在器件柵氧化層中加入不同數(shù)密度的氧化層正電荷和負(fù)的界面陷阱，在STI區(qū)加入不同數(shù)密度的氧化層正電荷，比較二者對TID效應(yīng)的影響，并針對STI區(qū)對TID效應(yīng)的影響進(jìn)行了分析討論。

1 仿真及器件模型介紹

本文使用Silvaco TCAD軟件進(jìn)行仿真模擬。 Silvaco TCAD可有效研究MOSFET的特性，不僅可進(jìn)行1維和2維工藝仿真，還可進(jìn)行2維和3維器件仿真，軟件主要包括工藝仿真工具(Athena)和器件仿真工具(Atlas)。Silvaco TCAD的仿真流程為：首先由Athena或器件編輯器得到器件結(jié)構(gòu)，然后通過Atlas求解相應(yīng)的特性參數(shù)，最后由可視化工具(Tonyplot)輸出結(jié)果。本文主要用Atlas對器件結(jié)構(gòu)及特性進(jìn)行仿真研究，采用的物理模型包括SRH(Shockley-Read-Hall)復(fù)合模型、載流子遷移率模型及橫向場依賴移動(CVT)模型等。

圖1為仿真所用的MOSFET模型結(jié)構(gòu)示意圖。

其中：MOSFET柵長為28 nm；柵寬為500 nm；高k介質(zhì)柵氧化層厚度為3 nm(SiO2厚度為1 nm，HfO2厚度為2 nm)；場氧化層的厚度約為溝道長度的2倍。由于柵氧化層厚度較小，輻射在柵氧化層中積累的電荷較少，因此柵氧化層對MOSFET器件的影響較??；場氧化層的厚度遠(yuǎn)大于柵氧化層，輻射在場氧化層中積累的電荷較多，因此場氧化層成為納米器件TID效應(yīng)的敏感區(qū)域。為更好地比較柵氧化層和場氧化層對器件性能的影響，仿真采用加入不同數(shù)密度電荷的方式，分3組不同情況進(jìn)行仿真模擬：(1) 場氧化層受輻射影響時(shí)，在場氧化層中加入輻射產(chǎn)生的氧化層正電荷；(2) 柵氧化層受輻射影響時(shí)，在柵氧化層中加入輻射產(chǎn)生的氧化層正電荷和界面陷阱負(fù)電荷；(3) 場氧化層和柵氧化層同時(shí)受輻射影響時(shí)，在場氧化層中加入輻射產(chǎn)生的氧化層正電荷，在柵氧化層中加入輻射產(chǎn)生的氧化層正電荷和界面陷阱負(fù)電荷。每組情況加入不同數(shù)密度的電荷，得到多個對應(yīng)的閾值電壓Vth，用于比較柵氧化層和場氧化層對器件性能的影響；3組情況加入的電荷數(shù)密度相同時(shí)，對比相應(yīng)的閾值電壓Vth，得到不同氧化層對TID效應(yīng)的影響。

2 閾值電壓漂移

Vth是MOSFET最重要的參數(shù)，表征溝道轉(zhuǎn)變?yōu)閺?qiáng)反型時(shí)加在柵極與襯底之間的電壓。對于NMOSFET，輻射導(dǎo)致的氧化層陷阱電荷是正電荷，會導(dǎo)致閾值電壓發(fā)生負(fù)向漂移；輻射導(dǎo)致的界面陷阱電荷是負(fù)電荷，會導(dǎo)致閾值電壓發(fā)生正向漂移。閾值電壓漂移ΔVth，可表示為[9-10]

ΔVth=ΔVot+ΔVit

(1)

其中： ΔVot為氧化物正電荷導(dǎo)致的閾值電壓負(fù)向漂移；ΔVit為界面陷阱電荷態(tài)導(dǎo)致的閾值電壓正向漂移。可表示為[11]

(2)

(3)

其中：q為電子電量；ε0為自由空間的介電常數(shù)；εox為氧化物的介電常數(shù)；dox為氧化層厚度； ΔNot為氧化層陷阱電荷數(shù)密度變化量；ΔNit為界面陷阱電荷數(shù)密度變化量。將式(2)和式(3)代入式(1)可得

(4)

表1為NMOSFET場氧化層受輻射影響時(shí)加入不同數(shù)密度電荷對應(yīng)的閾值電壓Vth。由表1可知：器件場氧化層受輻射影響時(shí)，電荷數(shù)密度對Vth影響較大；隨著加入電荷數(shù)密度的增加，Vth發(fā)生負(fù)向漂移，退化率最大達(dá)到30.14%。圖2為NMOSFET場氧化層受輻射影響時(shí)的轉(zhuǎn)移特性曲線。由圖2可見，器件場氧化層受輻射影響時(shí)，對轉(zhuǎn)移特性曲線的影響較大，曲線變化明顯。短溝道器件存在漏致勢壘降低(drain induced barrier lowering， DIBL)效應(yīng)，漏極的空間電荷區(qū)會和源極的空間電荷區(qū)產(chǎn)生相互作用，隨著漏極電壓的增大會造成漏源間的勢壘降低，而增強(qiáng)源極載流子的注入，導(dǎo)致漏電流Ids的增加。當(dāng)施加一個相對較大的漏極電壓時(shí)，漏極-襯底間的空間電荷區(qū)會完全經(jīng)過溝道區(qū)延展到源極-襯底間的空間電荷區(qū)，使源漏之間的勢壘完全消失，從而產(chǎn)生較大的漏電流Ids，發(fā)生源漏穿通現(xiàn)象[12-13]。

表1 NMOSFET場氧化層受輻射影響時(shí)不同數(shù)密度電荷對應(yīng)的閾值電壓VthTab.1 Threshold voltage Vth corresponding to different densities of charge when NMOSFET fieldoxide is affected by radiation

場氧化層在輻射后會使DIBL效應(yīng)增強(qiáng)，這是因?yàn)檩椛浜蟮腟TI區(qū)積累的正電荷會與STI區(qū)附近的襯底空穴相互作用，推離襯底空穴而留下被離化的受主負(fù)電荷，增大了STI區(qū)附近襯底的靜電勢，降低了STI區(qū)附近源漏之間的溝道勢壘，增強(qiáng)了源極載流子的注入。隨著輻射劑量的增加，STI區(qū)的正電荷增多，對襯底的作用加強(qiáng)，導(dǎo)致襯底靜電勢增大，源漏之間的勢壘高度變得更低，達(dá)到反型點(diǎn)所需的閾值柵壓降低，即Vth降低。

表2為NMOSFET柵氧化層受輻射影響時(shí)，加入不同數(shù)密度電荷對應(yīng)的Vth。由表2可知，器件柵氧化層受輻射影響時(shí)，隨著加入電荷數(shù)密度的增加，Vth幾乎不變，最大退化僅為0.35%。圖3為NMOSFET柵氧化層受輻射影響時(shí)的轉(zhuǎn)移特性曲線。由圖3可見，器件柵氧化層受輻射影響時(shí)，對轉(zhuǎn)移特性曲線的影響很小，曲線基本重合。表明，柵氧化層受輻射后產(chǎn)生的電荷對器件Vth的影響很小。

表2 NMOSFET柵氧化層受輻射影響時(shí)不同數(shù)密度電荷對應(yīng)的VthTab.2 Vth corresponding to different densities of charge when NMOSFET gate oxide is affected by radiation

表3為NMOSFET場氧化層和柵氧化層同時(shí)受輻射影響時(shí)加入不同數(shù)密度電荷對應(yīng)的Vth。由表3可知，器件場氧化層和柵氧化層同時(shí)受輻射影響時(shí)，隨著加入電荷數(shù)密度的增加，Vth發(fā)生負(fù)向漂移，退化最大時(shí)Vth減小約0.091 V，退化率為30.6%，與場氧化層單獨(dú)受輻射時(shí)Vth的退化率相近。圖4為NMOSFET的場氧化層和柵氧化層同時(shí)受輻射影響時(shí)的轉(zhuǎn)移特性曲線。

表3 NMOSFET場氧化層和柵氧化層同時(shí)受輻射影響時(shí)不同數(shù)密度電荷對應(yīng)的VthTab.3 Vth corresponding to different densities of charge when NMOSFET field oxide and gate oxide are simultaneously affected by radiation

由上述仿真模擬結(jié)果可知：TID效應(yīng)對NMOSFET器件的柵氧化層影響非常小，可忽略不計(jì)；TID效應(yīng)對器件的場氧化層影響較大，Vth退化率可達(dá)30.6%。這是由于28 nm工藝MOSFET器件的柵氧化層厚度很小，TID效應(yīng)在柵氧化層中積累的電荷很少，對Vth的影響很小。本文中的NMOSFET模型柵氧化層厚度為3 nm，輻射產(chǎn)生的電荷量遠(yuǎn)小于場氧化層，因此對器件Vth的影響主要是場氧化層產(chǎn)生的電荷所致。

3 漏電流增大

TID效應(yīng)會使NMOSFET開關(guān)態(tài)漏電流增大。在關(guān)態(tài)時(shí)，一方面，柵氧化層正電荷會在柵極正電壓的作用下，使器件Vth減小，驅(qū)動能力變強(qiáng)，關(guān)態(tài)漏電流增加；另一方面，場氧化層受輻射后會產(chǎn)生正電荷，在溝道寬度方向上靠近溝道表面 STI 區(qū)的正電荷會在STI區(qū)與襯底的界面附近感應(yīng)出電子，當(dāng)電子數(shù)密度達(dá)到一定值后就會產(chǎn)生寄生的導(dǎo)電通道。圖5為輻射導(dǎo)致的NMOSFET源漏極寄生的導(dǎo)電通道的頂視圖和截面圖的示意圖。

寄生導(dǎo)電通道中的寄生漏電流使關(guān)態(tài)漏電流增大[14-15],表明器件處于關(guān)態(tài)時(shí)，寄生漏電流對漏極電流的影響較大。在開態(tài)時(shí)，器件原本的漏極電流較大，湮沒了輻射導(dǎo)致的寄生漏電流對器件漏極電流的影響，此時(shí)開態(tài)漏電流增大的主要原因是DIBL效應(yīng)。以上這些因素是集成電路漏電流增大，功耗增加的主要原因[16]。本文通過分析器件關(guān)態(tài)泄漏電流和開態(tài)最大漏電流，比較輻射后場氧化層和柵氧化層對漏電流的影響。

將圖2、圖3和圖4的縱坐標(biāo)轉(zhuǎn)換為對數(shù)坐標(biāo)，觀察3組情況下關(guān)態(tài)漏電流隨Vgs的變化關(guān)系，如圖6和圖7所示。由圖6和圖7可見，關(guān)態(tài)時(shí)場氧化層和柵氧化層隨著加入電荷數(shù)密度的增加對器件泄漏電流的影響都是增大，且場氧化層對器件泄漏電流的影響更大。輻射在場氧化層中產(chǎn)生的正電荷會在NMOSFET溝道寬度方向的2側(cè)及溝道與場氧化層的界面處感生出電子，當(dāng)輻射劑量累積到一定程度時(shí)會產(chǎn)生足量的載流子電子，形成2個源漏極的橫向寄生導(dǎo)電通道，是NMOSFET關(guān)態(tài)漏電流的重要組成部分，使泄漏電流增大，且隨著輻射產(chǎn)生的正電荷的增加，泄漏電流進(jìn)一步增大。因此，與厚度為3 nm的柵氧化層相比，幾百納米厚度的場氧化層對器件泄漏電流的影響更大。

圖8為3種情況下，器件的開態(tài)最大漏電流Id，max隨加入電荷數(shù)密度的變化關(guān)系。圖9為3種情況下最大漏電流變化量的對比。由圖8和圖9可見，隨著加入電荷數(shù)密度的增加?xùn)叛趸瘜雍蛨鲅趸瘜娱_態(tài)最大漏電流均增大，但場氧化層開態(tài)最大漏電流變化量為10-6量級，而柵氧化層為10-8量級，表明場氧化層對器件開態(tài)最大漏電流的影響更大，即場氧化層對輻射的敏感度更高[17]，主要原因有： (1) 場氧化層厚度很大，一般有幾百納米，與幾十甚至幾納米厚的柵氧化層相比，場氧化層的電荷量較大，對漏電流的影響要大很多； (2) 與柵氧化層相比，場氧化層制作工藝較差，內(nèi)部缺陷和界面陷阱也就更多，導(dǎo)致輻射后產(chǎn)生的電荷增多，對漏電流影響增大。STI區(qū)對漏電流的影響主要是DIBL效應(yīng)導(dǎo)致，輻射產(chǎn)生正電荷增多導(dǎo)致DIBL效應(yīng)增強(qiáng)，使載流子更容易從源極注入漏極，因此輻射產(chǎn)生的正電荷越多，開態(tài)最大漏電流越大。

4 跨導(dǎo)退化

跨導(dǎo)表示柵極電壓對MOSFET電流控制的能力，表征MOSFET在線性區(qū)工作時(shí)電壓轉(zhuǎn)換電流的能力?？鐚?dǎo)大，表示器件柵極電壓只要改變較小的值，就可得到較大的漏電流變化，也就意味著相同情況下，電路可采用較小的電壓變化和較低的電源電壓，這對降低電路功耗有重要意義?？鐚?dǎo)與器件的寬長比、載流子遷移率和Vth直接相關(guān)[18-19]。NMOSFET的跨導(dǎo)可表示為

(5)

其中：W為溝道寬度；L為溝道長度；μn為電子遷移率；Cox為單位面積柵氧化層電容。

圖10為NMOSFET場氧化層和柵氧化層同時(shí)受輻射影響時(shí)gm隨Vgs的變化關(guān)系。 由圖10可見，隨著加入的電荷數(shù)密度的增加，器件的跨導(dǎo)增大。這是因?yàn)殡S著加入電荷數(shù)密度的增加，Vth發(fā)生負(fù)向漂移，Vth減小，由式(5)可得跨導(dǎo)增大。場氧化層側(cè)墻產(chǎn)生的正電荷會對溝道中的載流子產(chǎn)生庫侖作用，使反型層中移向漏極的電子被推向半導(dǎo)體表面，隨后又被排斥，這種表面散射作用使載流子的遷移率降低。隨著場氧化層中正電荷數(shù)密度的增大，這種由庫侖力導(dǎo)致的表面散射作用將更加強(qiáng)烈，載流子的遷移率進(jìn)一步降低。

圖11為NMOSFET場氧化層和柵氧化層單獨(dú)受輻射影響時(shí)gm隨Vgs的變化關(guān)系。

由圖11可見，隨著電荷數(shù)密度的增加，場氧化層的跨導(dǎo)明顯增大，但柵氧化層的跨導(dǎo)曲線沒有變化。由圖10和圖11可見，NMOSFET的gm增大主要是場氧化層受輻射影響導(dǎo)致的，柵氧化層對gm幾乎沒有影響。主要是因?yàn)門ID效應(yīng)在厚度為3 nm的柵氧化層中積累的電荷較少，對器件特性的影響也較小。

5 總結(jié)

本文利用Silvaco TCAD軟件仿真研究了3種情況下28 nmNMOSFET的TID效應(yīng)，總結(jié)了TID效應(yīng)對NMOSFET閾值電壓、漏電流和跨導(dǎo)的影響，對比了場氧化層和柵氧化層在TID效應(yīng)中的影響。仿真結(jié)果表明：TID效應(yīng)影響下，場氧化層Vth的最大退化率為30.14%，遠(yuǎn)大于柵氧化層的0.35%；場氧化層開態(tài)最大漏電流的變化量比柵氧化層大2個量級;場氧化層對gm的影響也明顯大于柵氧化層。導(dǎo)致這些結(jié)果的主要原因?yàn)?，輻射會在STI區(qū)產(chǎn)生正電荷，當(dāng)電荷積累到一定數(shù)量時(shí)會產(chǎn)生寄生漏電通道、增強(qiáng)DIBL效應(yīng)和增強(qiáng)庫侖作用。而柵氧化層的厚度僅為3 nm，輻射產(chǎn)生的電荷量遠(yuǎn)小于場氧化層產(chǎn)生的電荷量，因此對器件參數(shù)的影響較小。本文研究結(jié)果可為進(jìn)一步研究28 nm NMOSFET的TID效應(yīng)提供參考。