丁英濤， 王一丁， 肖磊， 王啟寧， 陳志偉

(北京理工大學 信息與電子學院，北京 100081)

隨著軍用、民用通信技術的飛速發(fā)展，作為有源相控陣雷達中的關鍵部件，T/R組件的工作頻率越來越高，并開始向小型化、集成化發(fā)展. 采用2.5 D轉接板技術，可以實現T/R組件高密度集成[1]. 然而，作為2.5 D轉接板技術的關鍵部分，傳統(tǒng)的穿透硅通孔(through silicon via, TSV)會在信號頻率變高時產生更高的損耗，同時在TSV之間以及TSV與有源電路之間產生耦合噪聲，這些現象都會影響系統(tǒng)的射頻性能[2-3].

近年來，適用于高頻領域的TSV結構引起了國內外的廣泛關注. 2006年，SOON等[4-5]提出了由傳輸信號的中心TSV、接地的金屬屏蔽環(huán)以及介質層組成的同軸TSV結構. 通過仿真分析，該結構可以有效地降低損耗和耦合噪聲. 2011年，IVAN等[6]提出了一種以Si與BCB共同作為介質層的同軸TSV結構. 研究結果表明：當中心介質層BCB的厚度為11 μm時，在60 GHz工作頻率下，該結構的插入損耗小于15%；并且隨著BCB厚度的增加，損耗可降到3%. 2013年，中國航空無線電電子研究所于樂等[7]提出一種空氣間隙的同軸TSV. 采用SU-8作為介質層，并通過對介質層的部分刻蝕形成空氣間隙，仿真結果顯示該TSV結構比傳統(tǒng)的TSV帶寬高1.6倍～4倍. 然而上述研究工作大多停留在性能仿真階段，而制備完成并進行射頻性能測試的同軸TSV結構則少有報道. 同時，傳統(tǒng)的同軸TSV結構在制備過程中會存在工藝實現困難，結構可靠性降低等問題. 基于此，本文提出一種混合介質層類同軸TSV結構，探究了外圍TSV數量、TSV直徑、混合介質層厚度對回波損耗、插入損耗以及串擾等性能的影響，并與傳統(tǒng)同軸TSV結構對比，評估了優(yōu)化尺寸后混合介質層類同軸TSV的性能.

1 結構設計與工藝流程

傳統(tǒng)的同軸TSV中，內外導體之間一般以硅襯底作為介質層或者填充介電常數相對較低的高分子聚合物作為介質層，如圖1(a)(b)所示，這在高密度、小直徑同軸TSV中已經得到廣泛應用[8]. 然而在特定射頻應用中，常需要將傳輸信號的中心TSV直徑擴大至幾十微米甚至百微米量級. 然而，根據同軸傳輸線設計規(guī)范，此時介質層厚度需要大幅度增加. 尤其當內導體直徑為50 μm時，BCB介質層厚度需高達70 μm，而這在工藝中是很難實現的. 首先，在采用化學機械拋光技術(CMP)實現表面平坦化的過程中，厚度較大的BCB層會導致中心TSV區(qū)域的硅柱出現部分碎裂現象(如圖2(a)所示)，導致刻蝕面積以及深度的不同，這會增加后續(xù)深反應離子刻蝕工藝(DRIE)的不穩(wěn)定性；其次，BCB質軟，CMP過程中易拋光至內導體TSV區(qū)域，如圖2(b)所示，形成了一層刻蝕掩膜，這可能會導致后續(xù)的DRIE刻蝕無法順利進行. 同時BCB價格較高，大尺寸BCB介質層將大大增加2.5 D轉接板制作成本. 據此，將全BCB介質層優(yōu)化設計為混合型介質層，并采用高阻硅襯底，即圖1(c)所示的“高阻硅-BCB-高阻硅”結構，在減小工藝難度的同時有效控制工藝成本. 此外，外部屏蔽環(huán)的金屬電鍍工藝也一直是三維集成技術中的一個工藝難點. 相比于相同尺寸柱型TSV，環(huán)形區(qū)域的電鍍由于需要填充的體積更大，所以會存在屏蔽環(huán)電鍍時間長且與中心TSV電鍍不同步等問題. 而若將屏蔽環(huán)尺寸縮小，又會引入在電鍍過程中易提前封口導致不完全銅電鍍等問題. 本文依此提出一種“類同軸”結構，即在中心TSV周圍擺放與其相同結構尺寸的TSV環(huán)形陣列，如圖1(d)所示，并在RDL層實現環(huán)形陣列的互聯，以此形成屏蔽層. 類同軸結構充分利用了成熟的TSV盲孔電鍍工藝，在縮短電鍍時間的同時，充分保證了電鍍過程中表面的一致性.

圖1 4種同軸TSV結構示意圖Fig.1 Schematic diagram of four kinds of coaxial TSV structures

圖2 全BCB介質層同軸TSV會出現的問題Fig.2 Problems of the coaxial TSV with BCB dielectric layer

基于混合介質層的類同軸TSV轉接板的工藝流程如圖3所示. 首先通過光刻、深反應離子刻蝕工藝進行高阻硅上的環(huán)形槽的制備，然后利用真空輔助旋涂技術實現BCB的填充并采用CMP的方法去除表面多余BCB，如圖3(a)～(c)；再次通過光刻、深反應離子刻蝕工藝得到銅電鍍區(qū)域，在PECVD沉積SiO2介質層、ALD沉積TiN阻擋層、濺射Cu種子層之后進行Cu的電鍍、表面平整化以及正面RDL的制造，如圖3(d)～(h)；隨后，通過臨時鍵合和背部減薄拋光的方法，露出背部銅柱，完成背部RDL和銅錫微凸點的制造，如圖3(i)～(l). 最終得到的轉接板如圖3(l)所示，其中A區(qū)域為傳輸信號的中心TSV，B區(qū)域為由外圍TSV構成的類同軸結構.

圖3 類同軸TSV工藝流程圖Fig.3 The fabrication process flow of coaxially shielded TSV

2 實驗與結果討論

2.1 實驗建模

圖4為采用HFSS軟件建立的混合介質層類同軸TSV模型. 其中混合介質層由Si-BCB- Si構成，同時硅基底采用高阻硅材料，通過兩端的RDL層實現外圍TSV結構的電學互聯. 本文采用的基礎模型尺寸如表1所示.

圖4 混合介質層類同軸TSV模型Fig.4 Coaxially shielded TSV model

表1 混合介質層類同軸TSV尺寸

2.2 混合介質層類同軸TSV參數優(yōu)化

2.2.1外圍TSV數量對混合介質層類同軸TSV射頻傳輸性能的影響

外圍TSV結構可以實現類似于同軸TSV結構屏蔽環(huán)的作用，因此對于本文的類同軸結構而言，外圍TSV結構是一個重要的設計參數. 本文分析了外圍TSV數量對類同軸結構回波損耗(S11)、插入損耗(S21)以及串擾等性能的影響. 當外圍TSV數量為4時，在1～45 GHz的頻率范圍內，混合介質層類同軸TSV的S11小于-16.9 dB，S21大于-0.12 dB，特征阻抗為47 Ω左右. 由圖5所示，隨著外圍TSV數量的增多，混合介質層類同軸TSV的S11變大，S21變小. 這是由于接地TSV增多時會增加信號到地的電容，從而降低整個TSV的特征阻抗，導致阻抗失配，進而使混合介質層類同軸TSV的S11變大，S21變小[9].

圖5 外圍TSV數量對混合介質層類同軸TSV S參數的影響Fig.5 Influence of ground TSV number on S parameters of coaxially shielded TSV with the mixed dielectric layer

隨著轉接板的工作頻率越來越高，TSV之間串擾會增強. 本文進一步探究了在1～45 GHz的頻率范圍內，不同外圍TSV數量對轉接板串擾(S31)性能的影響，并將結果與普通TSV信號對的串擾特性進行對比分析. 從圖6可以看出，在45 GHz工作頻率下普通高阻硅中TSV信號對的串擾為-22.17 dB，然而對于外圍TSV數量為4的類同軸TSV結構而言，TSV之間的串擾為-76.34 dB. 并且隨著外圍TSV數量的增多，不同類同軸TSV結構之間的串擾減小，這是由于當外圍TSV數量越多時，類同軸結構越接近同軸結構，外圍TSV越來越能夠起到屏蔽層的作用.

圖6 外圍TSV數量對混合介質層類同軸TSV串擾的影響Fig.6 Influence of ground TSV number on the crosstalk of coaxially shielded TSV with the mixed dielectric layer

2.2.2TSV直徑對混合介質層類同軸TSV射頻傳輸性能的影響

在制造2.5 D轉接板時，會在硅基底上制備大量的孔結構，孔的直徑不僅會影響整個轉接板TSV密度還會影響電鍍的時間，因此本文在外圍TSV數量為4的基礎上對TSV直徑進行變參分析. 實驗結果如圖7所示. 可以看出，隨著TSV直徑的增大，混合介質層類同軸TSV的S11變大，S21變小.

圖7 TSV直徑對混合介質層類同軸TSV S參數的影響Fig.7 Influence of the diameter of TSV on the S parameters of coaxially shielded TSV with the mixed dielectric layer

續(xù)圖7 TSV直徑對混合介質層類同軸TSV S參數的影響Fig.7 Influence of the diameter of TSV on the S parameters of coaxially shielded TSV with the mixed dielectric layer

這是由于隨著TSV直徑的增大，信號線到地線的寄生電容變大，降低了整個TSV結構的特征阻抗，從而增大整個結構的插入損耗[9].

2.2.3混合介質層尺寸對混合介質層類同軸TSV射頻傳輸性能的影響

本節(jié)通過仿真對混合介質層中高阻硅材料(BCB介質層內外側)的厚度進行變參分析研究，其中考慮工藝實際情況，混合介質層中BCB厚度設定為30 μm，仿真結果如圖8所示. 實驗結果顯示，內環(huán)Si的厚度越小S11越小，S21越大；外環(huán)Si的厚度越大S11越小，S21越大. 綜合考量仿真結果與工藝的可實現性，內環(huán)Si的厚度為10 μm，外環(huán)Si的厚度為30 μm時混合介質層類同軸TSV回波損耗、插入損耗性能最佳. 在1～45 GHz頻率范圍內，該尺寸下的類同軸TSV結構的S11小于-20.2 dB，S21大于-0.07 dB，性能滿足傳輸線使用要求，兼具良好的高頻特性.

圖8 介質層中硅的厚度對混合介質層類同軸TSV S參數的影響Fig.8 Influence of the thickness of silicon in the dielectric layer on the S parameters of coaxially shielded TSV with the mixed dielectric layer

通過以上參數分析的結果，可以得到混合介質層類同軸TSV結構中各參數對S11、S21的影響，設計參考如表2所示.

表2 混合介質層類同軸TSV各尺寸對S11、S21的影響

2.3 混合介質層類同軸TSV與同軸TSV性能對比

通過2.2節(jié)對混合介質層類同軸TSV的參數優(yōu)化，本文最后設計的模型參數為：外圍TSV數量為4，TSV直徑為50 μm，混合介質層中內環(huán)Si厚度為10 μm，BCB厚度為30 μm，外環(huán)Si厚度為30 μm. 為了進一步評估優(yōu)化后的混合介質層類同軸TSV的性能，本文選取了同尺寸的全BCB介質層同軸TSV、全Si介質層同軸TSV以及混合介質層同軸TSV與之進行對比研究. 圖9所示為4種不同TSV結構在1～45 GHz頻率范圍內的回波損耗與插入損耗性能，可以看出：混合介質層類同軸TSV結構在制造工藝簡單的前提下，具有良好的高頻性能.

圖9 混合介質層類同軸TSV與同軸TSV性能對比Fig.9 Performance comparison of coaxial TSV and coaxially shielded TSV with mixed dielectric layer

3 結 論

本文針對大直徑同軸TSV結構在制造過程中所面臨的諸多難題，提出了一種混合介質層類同軸TSV結構，并設計了相應的工藝流程. 對比相同尺寸下的傳統(tǒng)同軸TSV結構，該結構可以有效解決由于介質層厚度過大造成的刻蝕區(qū)域碎裂以及CMP后難以刻蝕等問題，并減小了電鍍工藝的難度. 在對外圍TSV數量、銅柱直徑以及混合介質層尺寸等參數分析研究的基礎上，設計了一種具有良好的回波損耗、插入損耗以及串擾等性能的類同軸TSV尺寸. 仿真結果顯示，即使在45 GHz的工作頻率下，優(yōu)化后的混合介質層類同軸TSV結構也具有良好的高頻特性. 其回波損耗為20.20 dB，插入損耗為0.07 dB，串擾為-76.34 dB，為應用于T/R組件的2.5 D轉接板提供了設計參考.