倪文龍，吳翼虎，錢宏文，鄭文玲，李旭明

（中國電子科技集團(tuán)公司第五十八研究所，江蘇 無錫 214035）

近些年，依托網(wǎng)絡(luò)技術(shù)、微電子和嵌入式計算機(jī)技術(shù)在信息傳輸領(lǐng)域中廣泛使用，已成為比較熱點的技術(shù)［1-2］。嵌入式應(yīng)用的快速普及不只影響人們的日常生活，國防安全、科學(xué)研究和工程建設(shè)也深受其影響。由于市場需求對功能應(yīng)用的不斷提升，制造工藝技術(shù)在集成電路方面也在快速發(fā)展，伴隨嵌入式系統(tǒng)在功耗和性能上的要求不斷增加，高性能多核處理器也隨之出現(xiàn)。

IC 設(shè)計伴隨著集成電路的發(fā)展越來越受到重視，國產(chǎn)化的嵌入式芯片起步晚，基礎(chǔ)差，芯片封裝技術(shù)相對落后，特別是中興、華為制裁事件以后，國產(chǎn)芯片種類和先進(jìn)的封裝技術(shù)也在快速增加和提升。SIP（system ina package）封裝技術(shù)就是一條新型革命前進(jìn)的道路，此項技術(shù)正在半導(dǎo)體制造領(lǐng)域廣泛應(yīng)用。針對國產(chǎn)化多核芯片的應(yīng)用設(shè)計開發(fā)需求也在持續(xù)增加和受到越來越多人的關(guān)注。

1 OpenWrt 簡介

現(xiàn)代社會各種智能化的設(shè)備在隨著互聯(lián)網(wǎng)規(guī)模的持續(xù)增進(jìn)與計算機(jī)技術(shù)科學(xué)的日益膨脹中應(yīng)運(yùn)而生，路由器在網(wǎng)絡(luò)發(fā)展過程中一直作為不可替代設(shè)備而存在。隨著互聯(lián)網(wǎng)的發(fā)展，人們對于路由器的使用和功能期望越來越多，可定制化路由器的需求在此種情景之下開始逐漸進(jìn)入人們的視野。OpenWrt 是路由器上常用的操作系統(tǒng)，人們能非常方便地對其進(jìn)行功能定制、系統(tǒng)優(yōu)化，從而達(dá)到自己的定制功能需求［3］。伴隨OpenWrt 版本支持的平臺越來越多，越來越多的人開始學(xué)習(xí)和研究OpenWrt。它之所以能成為所有智能路由系統(tǒng)中首選路由器系統(tǒng)，不僅是因為它是開源系統(tǒng)［4-5］。它自身還有兩大優(yōu)點：①OpenWrt 提供的軟件包管理和文件系統(tǒng)是完全可寫的，這種靈活的操作方式，很大程度上減小了定制化路由系統(tǒng)的開發(fā)門檻；②應(yīng)用程序的構(gòu)建是通過簡單易用的環(huán)境框架來實現(xiàn)的，能讓開發(fā)者利用軟件包的概念完成定制固件，定制、裁剪系統(tǒng)變得十分便捷和簡單。

2 硬件結(jié)構(gòu)

2.1 P2020 內(nèi)部架構(gòu)

設(shè)計硬件采用自研國產(chǎn)化 SIP 封裝PowerPCP2020，與飛思卡爾的PowerPCP2020 相互兼容，內(nèi)部架構(gòu)如圖1 所示。P2020 內(nèi)部包含兩個e500V2 的內(nèi)核及共用的512kBL2Cache 和獨立的64kBL1Cache［6-7］，此外內(nèi)部還包含DDR 控制器、增強(qiáng)型的LocalBus、SerDes 接口、USB、千兆網(wǎng)、DUART 等功能單元，資源接口非常豐富。

圖1 P2020 內(nèi)部架構(gòu)

2.2 邊界路由系統(tǒng)硬件設(shè)計

依據(jù)邊界路由設(shè)備的設(shè)計思路的需求并結(jié)合P2020 內(nèi)部架構(gòu)，構(gòu)建邊界路由的最小系統(tǒng)的硬件框架，如圖2 所示。該路由設(shè)備硬件主核芯片采用先進(jìn)的SIP 封裝技術(shù)，SIP 內(nèi)部P2020 內(nèi) 核、DDR3及SPIFlash、NorFlash，此設(shè)計將P2020 最小系統(tǒng)集成于一個封裝內(nèi)，極大地節(jié)省硬件設(shè)計人員最小系統(tǒng)外設(shè)的選型于PCB 繪制過程中可能存在的設(shè)計錯誤和高頻干擾問題。此外，設(shè)備外部資源還接有三路的千兆以太網(wǎng)接口，NandFlash，備用USB接口、SD 卡接口及調(diào)試接口串口。

圖2 硬件設(shè)計系統(tǒng)框架

3 運(yùn)算性能測試

在完成邊界路由設(shè)備設(shè)計以后，針對邊界路由設(shè)備處理器的OpenWrt 嵌入式系統(tǒng)性能完成了測試，本次處理性能測試主要針對的是CPU 的運(yùn)算性能測試。

為了使測試結(jié)果可以橫向?qū)Ρ?，且測試的結(jié)果可以全面、客觀地體現(xiàn)處理器的運(yùn)算性能，就需要采用不同的測試基準(zhǔn)來完成處理器的評估測試。Dhrystone 和Whetstone 是如今被學(xué)術(shù)界普遍使用和認(rèn)可的兩種很典型的測試評估基準(zhǔn)，分別對處理器的定點運(yùn)算能力和浮點運(yùn)算能力指標(biāo)進(jìn)行測試和評估［8-9］。

3.1 Dhrystone 測試

Dhrystone 是Reinhold 發(fā)明的用來測試處理器整數(shù)處理能力的測試方法，它是由C 語言編寫，且源碼公開，移植和修改都十分方便。該測試法包括邏輯操作、整數(shù)運(yùn)算、控制語句、賦值語句，各種參數(shù)傳送及過程調(diào)用等［9-10］。

采用Dhrystone 測試程序在邊界路由設(shè)備運(yùn)行后的測試結(jié)果如圖3 所示。

由圖3 可知，當(dāng)在板子上運(yùn)行時，在主頻為800 MHz 的情況下，測試程序運(yùn)行在OpenWrt 環(huán)境中，P2020 單核e500 處理核心利用Dhrystone測試算法得出結(jié)果是517.20 DMIPS，也就是0.646 5 DMIPS/MHz。在主頻為800 MHz 雙核的情況下，測試程序運(yùn)行在OpenWrt 環(huán)境中，DMIPS 可以跑到1 034.1 DMIPS/MHz，雙核可跑到1.293 DMIPS/MHz，換算到1.2 G 主頻下約為1.939 5 DMIPS/MHz。

圖3 Dhrystone 性能測試結(jié)果

根據(jù)測試結(jié)果，與理論值列表對比見表1。

由表1 結(jié)果可知，實測的數(shù)據(jù)和手冊的指標(biāo)存在一些差距，這是由于本次測試是基于OpenWrt操作系統(tǒng)下的，系統(tǒng)中運(yùn)行著許多其他與路由設(shè)備相關(guān)的進(jìn)程，從而影響了測試結(jié)果，并且手冊參考值為最高頻率1.2 GHz 下的測試結(jié)果，而本次測試中運(yùn)行頻率為800 MHz，且手冊公布的值為系統(tǒng)在最優(yōu)性能下的測試結(jié)果。

表1 Dhrystone 性能分析

3.2 Whetstone 測試

Whetstone 測試法也是用C 語言編寫的，且源碼公開，移植和修改也很方便。主要由執(zhí)行條件轉(zhuǎn)移、數(shù)組變址、功能調(diào)用、浮點運(yùn)算［10-11］。測試結(jié)果用kiloWhets/s（Kwips）表示，即每一秒可以執(zhí)行的千次指令數(shù)。

WHETSTONE 程序中主要計算公式為

式中：I 表示每個外循環(huán)將執(zhí)行的次數(shù)；II 表示每個內(nèi)循環(huán)將執(zhí)行Whetstone 指令次數(shù)；（TIME1-TIME0）表示程序運(yùn)行前后的時間差。

采用Whetstone 測試程序在邊界路由設(shè)備運(yùn)行后的測試結(jié)果如圖4 所示。

圖4 Whetstone 性能測試結(jié)果

根據(jù)P2020 單個e500 處理核運(yùn)行Whetstone 的測試結(jié)果結(jié)果可以看出，P2020 的浮點運(yùn)算能力為約為50 000 KiloWhets/s，性能還是比較弱，和市面上專業(yè)的多核浮點處理器測試結(jié)果還是有很大差距的。但是本次邊界路由設(shè)備中對浮點數(shù)據(jù)處理占比例很少，性能影響可以忽略。

4 設(shè)備移植結(jié)果測試

在完成對P2020 性能測試以后，利用OpenWrt移植的web 服務(wù)器，通過設(shè)備訪問路由器，可查看br-lan 網(wǎng)口流量數(shù)據(jù)如圖5 所示，外部數(shù)據(jù)連接的wlan 網(wǎng)口流量數(shù)據(jù)如圖6 所示，設(shè)備的實時負(fù)載如圖7 所示。

圖5 br-lan 口數(shù)據(jù)實時流量

圖6 WAN 口數(shù)據(jù)實時流量

圖7 實時負(fù)載顯示結(jié)果

5 結(jié)論

設(shè)計一種基于PowerPC 處理器和開源OpenWrt 作為操作系統(tǒng)構(gòu)建的邊界路由方案；系統(tǒng)以P2020 為核心處理器作為基礎(chǔ)，對OpenWrt 操作系統(tǒng)開發(fā)與性能測試進(jìn)行了論述，得到以下結(jié)論：

1）采用系統(tǒng)硬件SPI 封裝設(shè)計，具有集成度高、設(shè)計應(yīng)用簡易等特點，硬件預(yù)留外部接口、擴(kuò)展性好等優(yōu)點。

2）經(jīng)過運(yùn)算性能測試和功能驗證，設(shè)備整型數(shù)據(jù)處理能力強(qiáng)，能很大程度提高邊界路由設(shè)備運(yùn)算性能。

3）系統(tǒng)為后期制定的功能開發(fā)奠定了基礎(chǔ)。后續(xù)研制的P2020 網(wǎng)絡(luò)設(shè)備嵌入式產(chǎn)品都在該系統(tǒng)的版本上再一次研發(fā)，一定程度減小產(chǎn)品研發(fā)設(shè)計計劃，在系列化產(chǎn)品研制中有重要的意義。