馬愷璐，靳曉詩(shī)

（沈陽(yáng)工業(yè)大學(xué)信息科學(xué)與工程學(xué)院,沈陽(yáng)110870）

1 引言

集成電路基本單元的研究基于兩個(gè)方面，一方面是要提高集成電路的集成度，令集成電路的基本單元尺寸需要盡可能地減小；另一方面是要提高特性[1-2]。改進(jìn)的MOSFET結(jié)構(gòu)也稱作多級(jí)柵場(chǎng)效應(yīng)晶體管，例如Fin FET采用小于30納米技術(shù)節(jié)點(diǎn)克服了短溝道效應(yīng)[3]。具有更好特性的新型結(jié)構(gòu)基本單元被設(shè)計(jì)出來取代現(xiàn)有單元，最具有代表性的就是隧穿場(chǎng)效應(yīng)晶體管[4-5]。在這兩方面的研究有一個(gè)大的前提，即納米級(jí)技術(shù)的現(xiàn)實(shí)可行性。但是，即使多級(jí)柵FET在低于10納米量級(jí)時(shí)也不能完全克服短溝道效應(yīng)[6]，在這一尺度下，突變結(jié)在常規(guī)技術(shù)上難以實(shí)現(xiàn)，需要借助于昂貴的毫秒退火技術(shù)[7]。

為此，提出一種基于深肖特基勢(shì)壘輔助柵控制的隧穿場(chǎng)效應(yīng)晶體管。傳統(tǒng)肖特基勢(shì)壘晶體管希望勢(shì)壘盡可能降低[8-9]，與此不同，所設(shè)計(jì)器件利用深肖特基勢(shì)壘來克服由肖特基勢(shì)壘隧穿產(chǎn)生的電流，使源漏與硅體接觸界面處的正向?qū)娏鳎磶泶˙TBT）電流，實(shí)現(xiàn)最大化。新器件利用輔助柵電極有效抑制反向漏電流，與傳統(tǒng)SB MOSFET或者JL FETs相比，能獲得低亞閾值擺幅、更小的反向偏置GIDL電流和高開關(guān)電流比等優(yōu)越性能。

2 HSB-TFET器件結(jié)構(gòu)

所設(shè)計(jì)的深肖特基勢(shì)壘輔助柵控制的隧穿場(chǎng)效應(yīng)晶體管（HSB-TFET）主視圖如圖1(a)所示，圖1(b)和圖1(c)分別為圖1(a)沿切線A、B的俯視圖和左視圖。由圖1(a)和圖1(b)可以看出，器件為對(duì)稱結(jié)構(gòu)，源漏區(qū)可以互相調(diào)換。以N型為例，在源漏與硅界面形成肖特基接觸。主控柵極分別在源電極和漏電極的側(cè)面，其形狀近似于一對(duì)括號(hào)，從三個(gè)方向控制源漏區(qū)附近的硅。輔助柵極用來控制體硅的中心部分。圖中，L是源漏區(qū)間體硅的長(zhǎng)度，T是體硅的厚度，tox是柵極氧化層厚度，Wsd為源漏區(qū)寬度，Wtunnel是發(fā)生隧穿區(qū)寬度，Lag是輔助柵極長(zhǎng)度，W是體硅的寬度。

圖1新設(shè)計(jì)HSB-TFET結(jié)構(gòu)圖

HSB-TFET采用金屬結(jié)在源漏區(qū)處形成肖特基勢(shì)壘。傳統(tǒng)SB MOSFET的導(dǎo)通電流是熱電子發(fā)射電流，所以希望降低器件的勢(shì)壘高度。而新器件采用深肖特基勢(shì)壘最大程度阻擋肖特基勢(shì)壘熱激發(fā)電子電流，換言之，肖特基勢(shì)壘被用來阻止電流在源漏間的直接流動(dòng)，降低熱激發(fā)電子電流，取而代之的是增加帶帶隧穿電流的產(chǎn)生，作為器件的導(dǎo)通機(jī)制。新HSB-TFET在器件的中心位置引入一個(gè)輔助柵極結(jié)構(gòu)，設(shè)置一個(gè)特定的值，控制溝道內(nèi)載流子流動(dòng)。

以N型為例，新設(shè)計(jì)HSB-TFET的能帶分布情況如圖2所示。

圖2新設(shè)計(jì)HSB-TFET能帶圖

如圖2(a)和2(c)，如果主控柵極和輔助柵極都為正向偏置，電子空穴對(duì)主要由源區(qū)的帶帶隧穿產(chǎn)生，空穴流向源極，導(dǎo)帶電子可以容易地流向漏極，因?yàn)閷?duì)于電子從源極到漏極沒有形成勢(shì)壘。

如圖2(b)和2(d)，如果主控柵極為反偏，輔助柵極仍然保持正偏，電子空穴對(duì)主要由漏區(qū)帶帶隧穿產(chǎn)生，電子流向漏極，而此時(shí)，正向偏置輔助柵極會(huì)對(duì)空穴形成一個(gè)潛在的勢(shì)壘，能夠有效地阻止空穴從漏極流向源極，因此，大量漏電流被阻止。

3 三種FET的特性比較

對(duì)HSB-TFET、常規(guī)TFET和SB-MOSFET的IDS-VGS特性進(jìn)行比較，如圖3所示。新HSB-TFET的肖特基勢(shì)壘高度對(duì)于導(dǎo)帶電子設(shè)置為0.9V。傳統(tǒng)SB-MOSFET的肖特基勢(shì)壘高度設(shè)置為0.3V。TFET的P+區(qū)摻雜濃度為1020cm-3。

圖3三種FET的IDS-VGS特性曲線

即使優(yōu)化SB-MOSFET和TFET的結(jié)構(gòu)，反向偏置下IDS-VGS特性也非常糟糕，尤其是當(dāng)VDS越大漏電流越大，相反，TFET正向電流仍然很小。新設(shè)計(jì)的HSB-TFET顯示出比SB-MOSFET和TFET更高的開啟電流、更陡的亞閾值特性。新HSB-TFET的反向漏電流比SB-MOSFET小很多，尤其是大偏置漏電壓下。

4 勢(shì)壘高度對(duì)IDS-VGS影響

圖4是HSB-TFET不同肖特基勢(shì)壘高度的IDSVGS特性，可將曲線分為三個(gè)工作狀態(tài)：正向?qū)▍^(qū)、靜態(tài)工作區(qū)、反向漏電區(qū)。勢(shì)壘高度對(duì)正向?qū)▍^(qū)電流沒有影響；靜態(tài)工作區(qū)隨著勢(shì)壘高度的增加電流先減后增；反向漏電區(qū)電流隨著勢(shì)壘高度增加電流減小。這意味著在新設(shè)計(jì)的HSB-TFET中，勢(shì)壘高度并不是越大越好，而是存在著一個(gè)理想值。

圖4不同勢(shì)壘高度下IDS-VGS特性曲線

靜態(tài)工作區(qū)從源極到漏極電子/空穴濃度如圖5所示。源極隧穿區(qū)電子濃度如圖6所示。可見源極隧穿區(qū)電子濃度隨勢(shì)壘高度從0.4V增至0.85V而大量減少，這是因?yàn)?，此時(shí)沒有外加電場(chǎng)作用，電流主要由熱激發(fā)產(chǎn)生，隨著勢(shì)壘高度的增加，電子沒有足夠的能量躍遷到導(dǎo)帶，從而電流減小。在圖5(b)中，隨著勢(shì)壘高度繼續(xù)增加，空穴濃度顯著增加，這是因?yàn)閯?shì)壘高度的逐漸增加使能級(jí)逐漸靠近價(jià)帶；空穴不需要很大的能量就能夠躍遷到價(jià)帶，此時(shí)漏電流主要為空穴電流。

圖5源極到漏極特性曲線

圖6源極隧穿區(qū)特性曲線

反向漏電區(qū)與靜態(tài)工作區(qū)空穴濃度和電場(chǎng)如圖7所示。反向漏電流隨著勢(shì)壘高度的增加逐漸減小，因?yàn)殡S著能級(jí)逐漸靠近價(jià)帶，大量空穴躍遷到價(jià)帶，在半導(dǎo)體體內(nèi)堆積，同時(shí)空穴增加抑制了此處能帶的彎曲，雖然增加漏源電壓能夠使能帶彎曲，但是不足以抵消空穴對(duì)其抑制作用，因此反向漏電流降低。由圖7(a)可見，當(dāng)其他條件一定時(shí)，隨著勢(shì)壘高度的增加，空穴濃度增加，證明隨著能級(jí)靠近價(jià)帶，空穴大量躍遷到價(jià)帶，抑制能帶彎曲；而由圖7(b)可見，當(dāng)其他條件一定時(shí)，漏源電壓越大，電場(chǎng)強(qiáng)度越大，能帶彎曲程度越劇烈。

圖7漏極隧穿區(qū)特性曲線

5 結(jié)束語(yǔ)

在TFET和SB MOSFET的基礎(chǔ)上，利用深肖特基勢(shì)壘輔助柵控制對(duì)隧穿場(chǎng)效應(yīng)晶體管進(jìn)行重新設(shè)計(jì)，解決了一系列基于半導(dǎo)體集成電路尺寸不斷縮小帶來的問題。降低越過肖特基勢(shì)壘熱激發(fā)產(chǎn)生的電流，增大體硅與源漏接觸界面處的帶帶隧穿電流，利用輔助柵極來阻擋反向漏電流。新型器件可實(shí)現(xiàn)更低的亞閾值擺幅、更小的反偏柵致漏電流、更大的開關(guān)電流比，實(shí)現(xiàn)大于傳統(tǒng)隧穿場(chǎng)效應(yīng)晶體管的開啟電流，由于結(jié)構(gòu)對(duì)稱，也有利于更好的集成。