黃武揚(yáng)，黎 坤，吳 一

（中國(guó)航天科技集團(tuán)第十六研究所，西安710100）

0 引言

電流頻率（I／F）轉(zhuǎn)換電路是一種廣泛應(yīng)用于慣性導(dǎo)航系統(tǒng)中的模數(shù)轉(zhuǎn)換電路，電路依據(jù)電荷平衡原理將輸入的模擬電流信號(hào)轉(zhuǎn)換成數(shù)字脈沖信號(hào)輸出［1］。傳統(tǒng)的I／F轉(zhuǎn)換電路目前能夠達(dá)到的比較成熟的性能指標(biāo)大約為512kHz，精度為1×10-5g左右［2］。隨著航天技術(shù)的進(jìn)一步發(fā)展，以及加速度計(jì)精度的進(jìn)一步提升，對(duì)于I／F轉(zhuǎn)換電路的性能指標(biāo)提出了更高的要求，既要大量程，又要高分辨率，同時(shí)對(duì)其精度、穩(wěn)定性、線性度的要求又非常高。然而，對(duì)于傳統(tǒng)的I／F轉(zhuǎn)換電路來(lái)說(shuō)，量程與分辨率是互相矛盾的，不能同時(shí)滿足要求［3］。同時(shí)，隨著電路工作頻率的提高，分立器件的開(kāi)關(guān)特性會(huì)變差，進(jìn)而影響到電路的線性度［4］。

為了滿足系統(tǒng)對(duì)于I／F轉(zhuǎn)換電路的要求，國(guó)內(nèi)外學(xué)者做了很多研究，提出了很多改進(jìn)方案。如王海濤等［1］提出的局部恒溫技術(shù)，對(duì)影響指標(biāo)的關(guān)鍵器件進(jìn)行溫控。呂江濤等［5］以一種頻率I／F轉(zhuǎn)換及另一種頻率A／D采樣，通過(guò)邏輯控制和數(shù)字處理，得到的模數(shù)轉(zhuǎn)換電路精度能夠達(dá)到1×10-5g。王媚嬌等［6］設(shè)計(jì)了一組可以雙向?qū)ǖ臉O性開(kāi)關(guān)，使用一路恒流源來(lái)實(shí)現(xiàn)電流／頻率的轉(zhuǎn)換，改善了系統(tǒng)的對(duì)稱性。國(guó)外早在20世紀(jì)80年代就有了關(guān)于 I／F＋A／D 方案的研究， Goeke 等［7］結(jié)合傳統(tǒng) I／F轉(zhuǎn)換電路和 A／D芯片，采用多斜率積分技術(shù)［8］，提出了一種連續(xù)積分模數(shù)轉(zhuǎn)換器，有效提高了轉(zhuǎn)換電路的分辨率。

本文在上述研究的基礎(chǔ)上，基于傳統(tǒng)I／F轉(zhuǎn)換電路，結(jié)合A／D采樣芯片和FPGA邏輯控制芯片、DSP數(shù)據(jù)處理芯片設(shè)計(jì)了一種高分辨率的模數(shù)轉(zhuǎn)換電路，介紹了電路工作原理，分析了電路原理性誤差，進(jìn)行了仿真分析和實(shí)驗(yàn)，驗(yàn)證了方案的可行性。該模數(shù)轉(zhuǎn)換電路可以在不影響轉(zhuǎn)換精度和穩(wěn)定性的前提下，同時(shí)滿足系統(tǒng)大量程和高分辨率的要求。

1 高分辨率模數(shù)轉(zhuǎn)換電路工作原理

電路分為I／F轉(zhuǎn)換電路和A／D采樣電路兩部分，其原理框圖如圖1所示。

I／F轉(zhuǎn)換電路包括積分器、比較器、電子開(kāi)關(guān)、恒流源、FPGA中的恒流源邏輯控制部分［9］。I／F轉(zhuǎn)換電路的工作原理是電荷平衡［10］，輸入電流和反饋電流之和流入積分器，對(duì)積分電容進(jìn)行充放電，使積分器輸出信號(hào)發(fā)生變化。比較器將積分器輸出電壓與零值相比較，隨時(shí)檢測(cè)積分器輸出電壓的極性，并將比較結(jié)果送入FPGA。FPGA接收到比較器的輸出信號(hào)，在時(shí)鐘脈沖控制下控制電子開(kāi)關(guān)接通與積分器輸出極性相同的恒流源，使積分器輸出電壓反向增長(zhǎng)。當(dāng)積分器輸出電壓減小到過(guò)零，比較器輸出信號(hào)發(fā)生翻轉(zhuǎn)，F(xiàn)PGA在下一個(gè)時(shí)鐘脈沖到來(lái)時(shí)控制電子開(kāi)關(guān)接通另外一相恒流源，電路重復(fù)上述工作。FPGA對(duì)兩相恒流源的接通周期數(shù)分別計(jì)數(shù)，得到的兩個(gè)計(jì)數(shù)值之間的差值即為基準(zhǔn)反饋?zhàn)x數(shù)。

A／D采樣電路連接在積分器的輸出端，用來(lái)對(duì)積分器輸出電壓進(jìn)行采樣，采樣周期由FPGA的A／D控制部分決定。相鄰兩次采樣的差值就是這兩個(gè)采樣點(diǎn)之間未被反饋電流平衡的殘余電荷，通過(guò)比例計(jì)算將殘余電荷轉(zhuǎn)換成殘余讀數(shù)值。

數(shù)據(jù)處理芯片DSP將I／F轉(zhuǎn)換電路輸出的基準(zhǔn)反饋?zhàn)x數(shù)與A／D采樣電路得到的殘余讀數(shù)值進(jìn)行整合、濾波及補(bǔ)償處理，即可得到準(zhǔn)確的轉(zhuǎn)換結(jié)果。

2 原理性誤差分析

2.1 I／F 轉(zhuǎn)換電路

I／F轉(zhuǎn)換電路可以看作是由輸入電流信號(hào)Iin對(duì)積分電容進(jìn)行充電，由反饋電流Is對(duì)積分電容進(jìn)行放電［11］。反饋電流Is的取值只有±Iref兩種情況，其極性由FPGA根據(jù)比較器的輸出信號(hào)極性來(lái)確定。

I／F轉(zhuǎn)換電路的工作波形如圖2所示，圖中波形從上至下分別為時(shí)鐘脈沖、積分器輸出電壓、正向恒流源控制導(dǎo)通信號(hào)、負(fù)向恒流源控制導(dǎo)通信號(hào)。

當(dāng)輸入信號(hào)Iin＝0時(shí)，正負(fù)向恒流源交替接通，設(shè)正向恒流源導(dǎo)通周期數(shù)為N＋，負(fù)向恒流源導(dǎo)通周期數(shù)為N-，N＋-N-＝0， 基礎(chǔ)反饋脈沖數(shù)為零。

當(dāng)輸入信號(hào)Iin＞0時(shí)，負(fù)向恒流源接通時(shí)間長(zhǎng)于正向恒流源接通時(shí)間，N＋-N-＜0， 基礎(chǔ)反饋脈沖數(shù)小于零。

當(dāng)輸入信號(hào)Iin＜0時(shí)，正向恒流源接通時(shí)間長(zhǎng)于負(fù)向恒流源接通時(shí)間，N＋-N-＞0， 基礎(chǔ)反饋脈沖數(shù)大于零。

在I／F轉(zhuǎn)換電路中，輸入電流和反饋電流之和流入積分器，對(duì)積分電容進(jìn)行充放電。因此對(duì)于積分器的輸出電壓，有

式（1）中，Uout為積分器輸出電壓；C為積分電容；Iin（t）為輸入電流；Is（t）為反饋電流， 取值有＋I(xiàn)ref和-Iref兩種情況。

反饋電流的接通時(shí)間是以時(shí)鐘脈沖周期為單位，設(shè)某段時(shí)間內(nèi)正負(fù)兩相恒流源接通的鐘脈沖周期數(shù)分別為N＋和N-，輸出脈沖為兩項(xiàng)的差值，Nbase＝N＋-N-。時(shí)鐘周期長(zhǎng)度設(shè)為T， 則有

考慮理想狀況，有

通過(guò)對(duì)恒流源電路和電子開(kāi)關(guān)電路的設(shè)計(jì)，可以保證Qref的恒定。因此，輸入電流的時(shí)間積分與該時(shí)間內(nèi)輸出的脈沖數(shù)Nbase成正比。因此，通過(guò)對(duì)某段時(shí)間內(nèi)的輸出脈沖進(jìn)行計(jì)數(shù)，即可得到Iin（t）的大小。但是，由于反饋恒流源提供的電荷是以量化電荷Qref為單位，因此在積分器上總會(huì)有不足一個(gè)量化電荷的殘余電荷ΔIrefT， 該殘余電荷即為I／F轉(zhuǎn)換電路的原理性誤差。

式（4）即為 I／F轉(zhuǎn)換電路的最大原理性誤差。該誤差不隨時(shí)間累積，當(dāng)積分器內(nèi)的殘余電荷逐漸累積到Qref時(shí)即轉(zhuǎn)換成一個(gè)反饋脈沖輸出。因此，只要測(cè)量時(shí)間足夠長(zhǎng)，輸出脈沖Nbase足夠大，由該誤差帶來(lái)的影響就會(huì)減小。

但是，這一誤差的存在影響了I／F轉(zhuǎn)換電路的靈敏度，使得電路不能對(duì)輸入的小信號(hào)及時(shí)反應(yīng)，也不能及時(shí)檢測(cè)到輸入電流微小的變化，這就給I／F轉(zhuǎn)換電路的應(yīng)用帶來(lái)了不便。

2.2 A／D采樣電路

A／D采樣電路的作用是以一定的采樣周期來(lái)對(duì)積分器輸出電壓進(jìn)行采樣，計(jì)算兩次采樣的差值，即為兩次采樣間隔時(shí)間內(nèi)未被反饋的殘余電壓值。將這一部分殘余電壓值轉(zhuǎn)換成脈沖數(shù)加到反饋基礎(chǔ)脈沖值上，即可得到兩個(gè)采樣點(diǎn)間隔時(shí)間內(nèi)的準(zhǔn)確輸出脈沖。

在A／D采樣芯片中，因?yàn)檩斎氲哪M信號(hào)是連續(xù)的，而輸出的數(shù)字信號(hào)是離散的，因此輸出的數(shù)字信號(hào)必然與模擬信號(hào)之間存在量化誤差，量化誤差也就是理想的模數(shù)轉(zhuǎn)換器在轉(zhuǎn)換過(guò)程中存在的固有誤差［12］。

A／D采樣芯片輸出的數(shù)字信號(hào)是正比于轉(zhuǎn)換器的模擬輸入與一個(gè)參考電壓的比值。設(shè)積分器輸出電壓的上限為±UM，選用N位雙極型A／D采樣芯片，需設(shè)置最高位為極性標(biāo)識(shí)位。設(shè)置參考電壓為±UM， 則A／D采樣芯片的分辨率為

以3位A／D采樣芯片為例來(lái)說(shuō)明A／D采樣的量化誤差，如圖3所示。

實(shí)驗(yàn)?zāi)康?《新疆維吾爾自治區(qū)農(nóng)村雙語(yǔ)幼兒園課程設(shè)置方案（試行）》（新教雙〔2017〕15號(hào)）要求：“激發(fā)各族幼兒學(xué)習(xí)國(guó)家通用語(yǔ)言的興趣，讓他們能夠在生動(dòng)活潑的教育活動(dòng)中獲得國(guó)家通用語(yǔ)言的聽(tīng)、說(shuō)能力。”通過(guò)實(shí)驗(yàn)驗(yàn)證信息技術(shù)能夠提升南疆農(nóng)村幼兒國(guó)家通用語(yǔ)言聽(tīng)說(shuō)能力的發(fā)展。

圖3 A／D采樣芯片理想傳輸特性Fig.3 Ideal transmission characteristic of A／D chip

這部分誤差是A／D采樣芯片的固有誤差，無(wú)法消除。但由于A／D采樣的結(jié)果不參與電路反饋，所以不會(huì)影響電路整體精度，可以通過(guò)選擇合適的A／D采樣芯片位數(shù)N來(lái)將該誤差控制在一個(gè)可以接受的范圍內(nèi)。

2.3 電路原理性誤差

由前面的分析可知，I／F轉(zhuǎn)換電路的原理性誤差ΔQIF＜Qref是由積分器中殘留的不足一個(gè)量化電荷的殘余電荷所引起的。而A／D采樣電路的作用是通過(guò)對(duì)積分器的輸出電壓進(jìn)行采樣以讀出未被反饋電流平衡的殘余電荷，并將其轉(zhuǎn)換成殘余讀數(shù)值加到基準(zhǔn)反饋?zhàn)x數(shù)值上，以得到準(zhǔn)確的輸出脈沖。因此，電路的原理性誤差即為A／D采樣電路的原理性誤差

式（7）即為 I／F＋A／D 轉(zhuǎn)換電路的最大原理性誤差，不隨時(shí)間累積，測(cè)量時(shí)間越長(zhǎng)，A／D采樣芯片位數(shù)越大，對(duì)電路的輸出影響越小。

3 仿真分析

使用OrCAD PSPICE軟件對(duì)電路進(jìn)行仿真分析。首先根據(jù)原理框圖搭建電路，設(shè)置的測(cè)量范圍為-35mA～＋35mA，即選擇反饋電流Iref＝35mA。選擇I／F轉(zhuǎn)換電路的控制頻率為fIF＝32kHz，A／D采樣電路的采樣頻率為fAD＝1kHz，A／D采樣芯片位數(shù)N＝8。

為了將高分辨率電流頻率轉(zhuǎn)換方案與傳統(tǒng)的電流頻率轉(zhuǎn)換電路進(jìn)行比較，在輸出I／F＋A／D電路輸出信號(hào)的同時(shí)，也將I／F轉(zhuǎn)換電路部分得到的脈沖同時(shí)輸出，以便對(duì)電路進(jìn)行分析。

3.1 滿度輸出頻率

電流頻率轉(zhuǎn)換電路的滿度輸出頻率也就是電路測(cè)量最大電流所輸出的數(shù)字脈沖，即電路每秒能夠輸出的最大值。當(dāng)輸入電流超過(guò)可以測(cè)量的最大值時(shí)，電路輸出將保持最大輸出不變。

I／F電路的滿度輸出頻率與控制信號(hào)的頻率相同， 為 3.2×104pulses／s。

I／F＋A／D 電路的滿度輸出頻率與 I／F 電路的滿度輸出頻率和A／D采樣芯片的位數(shù)有關(guān)［13］。由于A／D采樣芯片為雙極性，且根據(jù)電路原理，輸入電流與反饋電流同時(shí)接入電路對(duì)積分器充電，因此I／F＋A／D電路的滿度輸出頻率為fIF×2N-2，即為 2.048×106pulses／s。

可以看出，在傳統(tǒng)的電流頻率轉(zhuǎn)換電路上增加A／D采樣電路能夠明顯的增加模數(shù)轉(zhuǎn)換電路的滿度輸出頻率。而且，通過(guò)調(diào)整I／F轉(zhuǎn)換電路的控制信號(hào)頻率和A／D采樣芯片的位數(shù)，能夠以更小的I／F轉(zhuǎn)換頻率來(lái)實(shí)現(xiàn)更高頻率的模數(shù)轉(zhuǎn)換。這樣不僅減小了對(duì)于I／F轉(zhuǎn)換電路的硬件要求，而且轉(zhuǎn)換頻率不高，保證了轉(zhuǎn)換的線性度。

3.2 標(biāo)度因數(shù)

I／F＋A／D轉(zhuǎn)換電路的標(biāo)度因數(shù)K用來(lái)表示每秒輸出脈沖數(shù)除以輸入電流值，單位為pulses／（s·mA）。 標(biāo)度因數(shù)K的計(jì)算如下

其中，KP0為＋1mA輸入的每秒脈沖輸出，KN0為 -1mA輸入的每秒脈沖輸出，Z0為0mA輸入的每秒脈沖輸出。仿真分析時(shí)假設(shè)所有器件均為理想器件，因此輸入電流為零時(shí)輸出不會(huì)產(chǎn)生偏差，即零位偏置Z0為零。表1為電路的標(biāo)度因數(shù)，在相同參數(shù)條件下對(duì) I／F轉(zhuǎn)換電路和 I／F＋A／D轉(zhuǎn)換電路進(jìn)行多次仿真，計(jì)算得到每秒數(shù)字量輸出。

表1 標(biāo)度因數(shù)仿真結(jié)果Table 1 Simulation results of scale factor

由表1可以得到，I／F轉(zhuǎn)換電路的標(biāo)度因數(shù)為K＝ 914.25pulses／（s·mA）， I／F＋A／D 轉(zhuǎn)換電路的標(biāo)度因數(shù)為K＝58514.25pulses／（s·mA）。

3.3 測(cè)試電路靈敏度

為了進(jìn)一步驗(yàn)證I／F＋A／D轉(zhuǎn)換電路在分辨率上的提升，對(duì)電路輸入微小的電流信號(hào)進(jìn)行測(cè)試。分別設(shè)置測(cè)試信號(hào)為＋1μA、 ＋0.1μA、 ＋0.01μA，進(jìn)行多次仿真，得到每小時(shí)數(shù)字量輸出，測(cè)試結(jié)果如表2所示。

表2 輸入小電流仿真結(jié)果Table 2 Simulation results of inputting low current

由表2可以看出，與I／F轉(zhuǎn)換電路相比，I／F＋A／D轉(zhuǎn)換電路對(duì)小信號(hào)反應(yīng)更加靈敏，能夠更快地響應(yīng)輸入電流的微小變化。

4 實(shí)驗(yàn)驗(yàn)證

根據(jù)電路原理圖搭建電路，在常溫下對(duì)電路進(jìn)行測(cè)試，選擇I／F轉(zhuǎn)換頻率為fIF＝32kHz，A／D采樣頻率為fAD＝1kHz，A／D采樣芯片位數(shù)N為16，輸入電流范圍為-35mA～＋35mA。

4.1 滿度輸出

I／F電路的滿度輸出與控制信號(hào)的頻率相同，為 3.2×104pulses／s。

根據(jù)前面的分析，I／F＋A／D電路的滿度輸出頻率為fIF×2N-2。 在實(shí)際應(yīng)用中，為了減小A／D采樣引入的高頻隨機(jī)誤差帶來(lái)的影響，舍去得到數(shù)字量的低位，只保留高M(jìn)位有效。因此，I／F＋A／D電路的滿度輸出為fIF×2M。為了便于與仿真結(jié)果進(jìn)行對(duì)照，選擇M＝6， 滿度輸出數(shù)字量為2.048×106pulses／s。

4.2 零位

由于電路器件的不理想性，I／F＋A／D轉(zhuǎn)換電路在輸入電流為零時(shí)，仍然會(huì)有數(shù)字量輸出，稱為電路的零位偏置。

電路工作穩(wěn)定后開(kāi)始測(cè)試，所得數(shù)據(jù)如圖4、圖5所示。

圖4 I／F轉(zhuǎn)換電路零位偏置的測(cè)試數(shù)據(jù)Fig.4 Test data of I／F conversion circuit on zero bias

圖5 I／F＋A／D轉(zhuǎn)換電路的零位偏置的測(cè)試數(shù)據(jù)Fig.5 Test data of I／F＋A／D conversion circuit on zero bias

I／F轉(zhuǎn)換電路的零位輸出 100s累加數(shù)據(jù)為22pulses， I／F＋A／D 轉(zhuǎn)換電路的零位輸出100s累加數(shù)據(jù)為704pulses。 在相同的狀態(tài)下， I／F＋A／D 轉(zhuǎn)換電路的零位偏置高于I／F轉(zhuǎn)換電路的零位偏置，說(shuō)明I／F＋A／D轉(zhuǎn)換電路對(duì)于輸入小信號(hào)更加靈敏。

4.3 標(biāo)度因數(shù)

在相同參數(shù)條件下，對(duì)I／F轉(zhuǎn)換電路和I／F＋A／D轉(zhuǎn)換電路進(jìn)行多次測(cè)試，采樣100s數(shù)據(jù)，計(jì)算得到每秒數(shù)字量輸出，表3為電路的標(biāo)度因數(shù)測(cè)試數(shù)據(jù)。

表3 標(biāo)度因數(shù)測(cè)試結(jié)果Table 3 Test results of scale factor

由表3可以得到，I／F轉(zhuǎn)換電路的標(biāo)度因數(shù)為K＝ 915.02pulses／（s·mA）， I／F＋A／D 轉(zhuǎn)換電路的標(biāo)度因數(shù)為K＝58515.01pulses／（s·mA）。 在相同的 I／F轉(zhuǎn)換頻率下， I／F＋A／D 轉(zhuǎn)換電路能夠得到更大的標(biāo)度因數(shù)。

電路工作穩(wěn)定后，通入＋1mA電流，測(cè)試I／F＋A／D的標(biāo)度因數(shù)穩(wěn)定性，記錄電路的每10s數(shù)字量輸出，結(jié)果如圖6所示。

圖6 I／F＋A／D轉(zhuǎn)換電路標(biāo)度因數(shù)Fig.6 Scale factor of I／F＋A／D conversion circuit

經(jīng)計(jì)算，I／F＋A／D轉(zhuǎn)換電路的標(biāo)度因數(shù)穩(wěn)定性可以達(dá)到1.69×10-6g。

4.4 線性度及對(duì)稱性

I／F＋A／D轉(zhuǎn)換電路的線性度用來(lái)描述輸出數(shù)字量與輸入電流之間的偏離程度。傳統(tǒng)的I／F轉(zhuǎn)換電路由于輸出脈沖不均勻，而且對(duì)于小信號(hào)的識(shí)別需要在時(shí)間上進(jìn)行積累，因此電路的線性度有時(shí)不能滿足使用需要。

電路的對(duì)稱性用來(lái)表征正負(fù)兩個(gè)極性輸出數(shù)字量的對(duì)稱特性。

為了觀察分析電路的線性度，分別以±1mA、±2mA、 ±5mA、 ±10mA、 ±15mA、 ±20mA、 ±25mA、±30mA、±32mA為輸入電流對(duì)電路進(jìn)行測(cè)試，采樣時(shí)間為100s，計(jì)算得到每秒數(shù)字量輸出，測(cè)試結(jié)果如表4所示。

由表4經(jīng)計(jì)算可以得到，I／F轉(zhuǎn)換電路的對(duì)稱性為 1.04×10-4g， 非線性為 6.26×10-5g； I／F＋A／D轉(zhuǎn)換電路的對(duì)稱性為1.66×10-5g，非線性為1.49×10-6g。

可以看出，I／F＋A／D轉(zhuǎn)換電路由于增加了A／D采樣芯片對(duì)積分器輸出電壓進(jìn)行采樣，能夠?qū)／F轉(zhuǎn)換電路不能識(shí)別的殘余電荷轉(zhuǎn)換成電壓形式輸出，在一定程度上改善了系統(tǒng)的對(duì)稱性和非線性。

通過(guò)仿真分析及實(shí)驗(yàn)驗(yàn)證可以看出，在傳統(tǒng)的I／F轉(zhuǎn)換電路上增加A／D采樣電路得到的I／F＋A／D轉(zhuǎn)換電路有更高的滿度輸出頻率。同時(shí)，I／F＋A／D轉(zhuǎn)換電路的標(biāo)度因數(shù)更大，零位偏置更大，對(duì)于小信號(hào)更加靈敏，更容易識(shí)別微小的電流變化。在不影響其他性能指標(biāo)的前提下，I／F＋A／D轉(zhuǎn)換電路具有更高的分辨率以及更好的非線性。

表4 電路非線性測(cè)試結(jié)果Table 4 Test results of circuit linearity

5 結(jié)論

本文將傳統(tǒng)的I／F轉(zhuǎn)換電路與A／D采樣芯片相結(jié)合，設(shè)計(jì)了一種高精度的模數(shù)轉(zhuǎn)換電路，介紹了電路的工作原理，分析了轉(zhuǎn)換電路的原理性誤差，I／F＋A／D轉(zhuǎn)換電路的最大原理性誤差為L(zhǎng)SB。通過(guò)仿真分析可以得出，所設(shè)計(jì)的I／F＋A／D轉(zhuǎn)換電路與傳統(tǒng)I／F轉(zhuǎn)換電路相比，具有更高的滿度輸出頻率、更大的標(biāo)度因數(shù)和更高的分辨率，能夠更好的識(shí)別小信號(hào)。在設(shè)定的參數(shù)條件下，該電路的標(biāo)度因數(shù)為K＝58515.01pulses／（s·mA），零位偏置為7.04pulses／s，而I／F轉(zhuǎn)換電路的標(biāo)度因數(shù)為K＝ 915.02pulses／（s·mA）， 零位偏置為0.22pulses／s。 經(jīng)實(shí)驗(yàn)驗(yàn)證， I／F＋A／D 轉(zhuǎn)換電路精度能夠達(dá)到1.69×10-6g，對(duì)稱性能夠達(dá)到1.66×10-5g，線性度能夠達(dá)到1.49×10-6g。通過(guò)調(diào)整I／F轉(zhuǎn)換電路的控制頻率和A／D采樣芯片位數(shù)，能夠以更低的轉(zhuǎn)換頻率和采樣頻率實(shí)現(xiàn)高頻轉(zhuǎn)換，在保證系統(tǒng)線性度的同時(shí)提高電路的分辨率。