黨紅云

摘 要：本文以集成電路的特點(diǎn)與功耗情況為研究的出發(fā)點(diǎn)，簡(jiǎn)要介紹了超低集成電路的含義，欲通過優(yōu)化與完善集成電路設(shè)計(jì)，達(dá)到對(duì)超低功耗集成電路原理進(jìn)行探究與分析的目的。同時(shí)，闡述了超低功耗的未來(lái)發(fā)展方向，該電路技術(shù)對(duì)各類電子設(shè)備的發(fā)展與運(yùn)用具有重要的作用。

關(guān)鍵詞：超低功耗;集成電路;技術(shù)分析

中圖分類號(hào)：TN40 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1003-5168（2019）20-0036-02

Analysis of Ultra-Low Power Integrated Circuit Technology

DANG Hongyun

（The Hi-tech College of Xi'an University of Technology，Xi'an Shaanxi 713700）

Abstract： This paper took the characteristics and power consumption of integrated circuits as the starting point of the research， briefly introduced the meaning of ultra-low-level integrated circuits， and aimed to explore and analyze the principle of ultra-low-power integrated circuits by optimizing and perfecting integrated circuit design. At the same time， it expounded the future development direction of ultra-low power consumption， this circuit technology played an important role in the development and application of various electronic devices.

Keywords： ultra-low power consumption;integrated circuit;technical analysis

隨著我國(guó)集成電路技術(shù)的快速發(fā)展，集成電路自身的信息分析能力也有了較大提升，研究超低功耗集成電路板成為社會(huì)關(guān)注的焦點(diǎn)，這種趨勢(shì)正在無(wú)形中引導(dǎo)著電子設(shè)備設(shè)計(jì)者將更多的精力投入到電路基本性能和超低功耗的研究上。在電子元素納米化發(fā)展的過程中，人們逐漸發(fā)現(xiàn)，要想真正實(shí)現(xiàn)超低功耗技術(shù)，就必須以集成電路技術(shù)為基礎(chǔ)，因此超低功耗集成電路技術(shù)必然影響電路的發(fā)展。

1 集成電路概述

1.1 集成電路的概念

作為半導(dǎo)體領(lǐng)域的新型電路設(shè)計(jì)技術(shù)，集成電路也是一種電子元件集成技術(shù)，各類電子設(shè)備需要有效運(yùn)用微型電子零部件[1]。在這一過程中，運(yùn)用的集成電子元件技術(shù)就是集成電路，該技術(shù)將各類晶體管、電阻、電感以及電容等電路設(shè)備需要的一系列電子元件進(jìn)行布線和統(tǒng)一銜接，從而在一塊或者多塊電路板中集中有效固定多樣化元件，進(jìn)而形成電子設(shè)備的微電路結(jié)構(gòu)。該技術(shù)通過有效組合多個(gè)集成電路，形成共同運(yùn)行的整體電路，確保電子設(shè)備具有體積小、功率消耗低、容量高等優(yōu)點(diǎn)。當(dāng)前，集成電路多運(yùn)用在電路板中，其具有使用壽命長(zhǎng)、重量和體積小、性能高以及成本低等特點(diǎn)，特別適合大規(guī)模批量生產(chǎn)，因此廣泛應(yīng)用于工業(yè)電子設(shè)備和計(jì)算機(jī)設(shè)備中。近年來(lái)，國(guó)家為了加快集成電路產(chǎn)業(yè)的發(fā)展，從研發(fā)投入、財(cái)政扶持、培養(yǎng)人才和資本市場(chǎng)等方面不斷加大扶持力度。

1.2 集成電路的功耗

集成電路是一種微型的電子器件或部件，內(nèi)部結(jié)構(gòu)復(fù)雜、整體性較強(qiáng)，往往會(huì)因?yàn)榫€路設(shè)置、電流電壓、基底技術(shù)以及運(yùn)行環(huán)境等因素出現(xiàn)故障，使相關(guān)功能無(wú)法發(fā)揮，影響生產(chǎn)效率[2]。例如，電路元件和負(fù)載器件等元器件一旦出現(xiàn)問題，不僅會(huì)帶來(lái)極大的負(fù)面影響，還會(huì)引發(fā)多余的功率消耗。正常的模擬試驗(yàn)可以測(cè)試出電流與電壓的實(shí)際阻抗功耗，因?yàn)閮?nèi)外電壓的充電放電現(xiàn)象，集成電路的實(shí)際運(yùn)用期間容易出現(xiàn)狀態(tài)轉(zhuǎn)移和功率消耗的現(xiàn)象。因此，在實(shí)際操作過程中，人們要著重關(guān)注有源、無(wú)源電流乘積，并對(duì)偏置電流和漏電電流進(jìn)行有效分析和檢測(cè)。

1.3 超低功耗集成電路

超低功耗集成電路主要是指在集成電路的前提下有效降低功耗，實(shí)現(xiàn)電路整體功耗最小化的目標(biāo)。當(dāng)前，工業(yè)應(yīng)用的集成電路都是以超低功耗和有效降低電路功耗為主要目標(biāo)，因此就需要選用適宜的集成電路結(jié)構(gòu)、功耗、材料及系統(tǒng)，盡量做到集成電路功耗最低化。相較于集成電路功耗，超低功耗集成電路則是其中一部分。

2 超低功耗集成電路設(shè)計(jì)

集成電路的有效設(shè)計(jì)是低功耗集成電路高效運(yùn)轉(zhuǎn)的前提，集成電路的優(yōu)化可以使集成電路達(dá)到低功耗的狀態(tài)。集成電路在單位時(shí)間內(nèi)消耗的能源就是功率消耗，人們要有效設(shè)計(jì)低功耗集成電路。一是有效控制電源電壓，通過相應(yīng)的試驗(yàn)操作獲得最佳狀態(tài)的電源電壓，以有效降低功率消耗。但是，人們不能無(wú)限通過電壓降低功耗，需要制定適宜的解決方案，優(yōu)化電路結(jié)構(gòu)，但是其影響因素較多，如系統(tǒng)兼容性。二是有效縮減節(jié)點(diǎn)電平轉(zhuǎn)換頻率和節(jié)點(diǎn)復(fù)雜電容，它是一種常用的優(yōu)化思路。這一思路具有廣闊的應(yīng)用空間和極高的研究開發(fā)價(jià)值，如研發(fā)更為適宜的算法程序、有效劃分結(jié)構(gòu)、優(yōu)化邏輯結(jié)構(gòu)等，這些都可以作為研究與開發(fā)的突破口。集成電路設(shè)計(jì)的第一步是明確主要設(shè)計(jì)目標(biāo)和集成電路的主要功能，因此在功能確定的前提下，要有效縮減算法操作，優(yōu)化程序，這一方法具有極強(qiáng)的可行性。

集成電路系統(tǒng)是優(yōu)化控制的重要環(huán)節(jié)，對(duì)其進(jìn)行優(yōu)化可以有效降低功耗。其間，控制對(duì)象主要是信號(hào)，將大的STG合理劃分為小型STG，有效減少狀態(tài)數(shù)據(jù)，之后基于狀態(tài)轉(zhuǎn)移概率，對(duì)其進(jìn)行重新安排和控制。如果狀態(tài)轉(zhuǎn)移概率較大，要盡量降低編碼時(shí)的布爾間距，有效減少轉(zhuǎn)換電容，達(dá)到降低功率消耗的目標(biāo)，確保其滿足相應(yīng)的集成電路標(biāo)準(zhǔn)要求。

資源優(yōu)化配置方面，電容在集成電路中的有效轉(zhuǎn)換分為三部分，即驅(qū)動(dòng)單元、寄存器和連線三部分，這三個(gè)部分資源的分配合理性會(huì)顯著影響轉(zhuǎn)換電容，即影響集成電路的消耗功率。其間要合理控制寄存器之間的距離，避免連線過長(zhǎng)，同時(shí)可以有效運(yùn)用替換寄存器，降低功能消耗。

結(jié)構(gòu)優(yōu)化方面，人們要有效控制電源電壓，以實(shí)現(xiàn)超低功耗。人們要依據(jù)這一思路，優(yōu)化結(jié)構(gòu)，有效縮減轉(zhuǎn)換電容次數(shù)。電路存在延時(shí)現(xiàn)象，使部分節(jié)點(diǎn)位置出現(xiàn)毛刺，使轉(zhuǎn)換電平負(fù)擔(dān)不斷加大，因此它可以叫作毛刺功耗。在相應(yīng)的解決方案中，平衡操作通路是極為關(guān)鍵的操作環(huán)節(jié)。首先要明確樹型結(jié)構(gòu)的優(yōu)勢(shì)高于鏈型結(jié)構(gòu)，可以降低功率消耗，但是樹型結(jié)構(gòu)的運(yùn)行需要消耗大量寄存器，使得電路負(fù)擔(dān)加大。因此，在實(shí)際操作過程中，人們需要綜合考慮，以獲得優(yōu)質(zhì)的電路結(jié)構(gòu)。其次，可以重復(fù)使用操作方法，以減少面積、節(jié)省資源，提升轉(zhuǎn)換電容頻率。人們要明確臨界點(diǎn)，確保功能消耗最小化，從而實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化的目標(biāo)。

3 我國(guó)超低功耗集成電路技術(shù)的未來(lái)發(fā)展方向

現(xiàn)階段，我國(guó)電子設(shè)備電路研發(fā)的主要方向就是超低功耗集成電路，超低功耗集成電路在未來(lái)的發(fā)展中仍然面臨機(jī)遇和挑戰(zhàn)，在保障電路高性能操作的基礎(chǔ)上，設(shè)計(jì)人員要拓展電路設(shè)計(jì)知識(shí)，有效創(chuàng)新，合理設(shè)計(jì)超低功耗集成電路，為電路可持續(xù)發(fā)展奠定堅(jiān)實(shí)基礎(chǔ)。目前，我國(guó)很多企業(yè)大力應(yīng)用超低功耗集成電路技術(shù)，不斷進(jìn)行技術(shù)創(chuàng)新，為電子設(shè)備的長(zhǎng)遠(yuǎn)發(fā)展提供了技術(shù)保障。

4 結(jié)語(yǔ)

超低功耗集成電路設(shè)計(jì)具有較強(qiáng)的綜合性，因此本文深入、全面地分析了集成電路的構(gòu)造和功耗。人們要合理選擇和設(shè)計(jì)集成電路的材料、結(jié)構(gòu)與系統(tǒng)功耗，保證其耗能與性能的均衡性，科學(xué)控制電源電壓，推動(dòng)超低功耗集成電路技術(shù)進(jìn)步，促進(jìn)信息技術(shù)產(chǎn)業(yè)轉(zhuǎn)型升級(jí)，使信息技術(shù)與電路行業(yè)同步發(fā)展。

參考文獻(xiàn)：

[1]吳桉倫.中西方集成電路技術(shù)發(fā)展的差異、原因及對(duì)策建議[J].科技與創(chuàng)新，2014（2）：32.

[2]朱瑞.關(guān)于超低功耗集成電路技術(shù)的分析[J].儀器儀表用戶，2019（9）：21.