劉　翔　袁子喬　杜　力　陳尹翔

(西安電子工程研究所　西安　710100)

0　引言

數(shù)字相控陣雷達大量的數(shù)字T/R組件在工作時必須同步發(fā)射或接收信號[1]，任何一個組件的不同步都會造成數(shù)字T/R組件間的幅相不一致，影響波束形成的方向圖，造成系統(tǒng)的不穩(wěn)定性。傳統(tǒng)相控陣雷達使用等長屏蔽同軸電纜來傳輸同步觸發(fā)信號[2]，但在強電磁環(huán)境中屏蔽層和接頭處的微小瑕疵將降低屏蔽性能，影響觸發(fā)信號的傳輸，造成觸發(fā)信號的不同步; 繼而通過改進，使用等長差分電纜作為同步觸發(fā)信號的傳輸介質(zhì)，差分電纜能有效抵抗電磁干擾，但增加了設備的連接電纜數(shù)量，增大了設備生產(chǎn)和調(diào)試難度，并且隨電纜長度增加將導致觸發(fā)沿的變化變緩，從而影響觸發(fā)信號的同步性[3]。

目前還有一種傳輸同步脈沖的方法，利用光端機傳輸基準時鐘和同步脈沖信號，利用光電轉(zhuǎn)換，將時鐘和同步脈沖信號功分至多塊數(shù)字接收板卡，再利用時鐘鎖存同步脈沖，實現(xiàn)同步脈沖的傳遞。此方法存在的問題是成本高，需要由額外的光端機完成此功能；恢復的同步脈沖不穩(wěn)定，由于光端機光電轉(zhuǎn)換后，恢復脈沖采用的都是模擬電路，因此隨環(huán)境，板卡批次的不同，恢復出來的脈沖不穩(wěn)定性增加，經(jīng)常返工維修，增加了調(diào)試時間。

本文介紹了一種基于光纖數(shù)據(jù)傳輸實現(xiàn)的多板卡脈沖同步技術(shù)，多塊數(shù)字接收板通過光纖對接光纖處理板，光纖處理板上傳控制指令至數(shù)字接收板，數(shù)字接收板把雷達回波信號預處理后，將處理數(shù)據(jù)傳至光纖處理板；光纖處理板產(chǎn)生基準同步脈沖，通過發(fā)送控制指令，在控制指令中增加一些特殊字符，當數(shù)字接收板收到特殊字符后，恢復出脈沖信號，由于所有板卡光纖延時基本等長，因此各個板卡恢復出的脈沖信號為同一時刻，控制前端所有TR組件收發(fā)均為同一時刻，滿足系統(tǒng)的時序要求。

1　多板卡脈沖同步技術(shù)系統(tǒng)設計

圖1為多板卡脈沖同步技術(shù)的實現(xiàn)框圖。在雷達信號處理前端設計中，由多塊數(shù)字接收板和1塊光纖處理板組成，數(shù)字接收板對接收的中頻回波信號進行AD采樣、數(shù)字下變頻、通道校正、脈沖壓縮處理，將處理后的數(shù)據(jù)通過光纖下傳至光纖處理板，在光纖處理板中完成數(shù)字波束形成、目標檢測、數(shù)據(jù)處理等功能[4]。

多板卡脈沖同步技術(shù)的系統(tǒng)設計基于原有工程架構(gòu)，在實現(xiàn)雷達功能的前提下，增加脈沖同步功能。光纖處理板產(chǎn)生基準同步脈沖，通過發(fā)送控制指令到多塊數(shù)字接收板，在控制指令中增加一些特殊字符，當數(shù)字接收板收到特殊字符后，恢復出脈沖信號，由于所有板卡光纖延時基本等長，因此各個板卡恢復出的脈沖信號為同一時刻，控制前端所有T/R組件收發(fā)均為同一時刻，滿足系統(tǒng)的時序要求。

圖1　多板卡脈沖同步技術(shù)的實現(xiàn)框圖

2　多板卡脈沖同步技術(shù)實現(xiàn)過程

2.1　RocketIO簡介

RocketIO是Xilinx在Virtex2 pro以上系列中集成的專用高速串行數(shù)據(jù)收發(fā)模塊。可用于實現(xiàn)吉比特的數(shù)據(jù)傳輸，適用于多種高速數(shù)據(jù)傳輸協(xié)議，串行傳輸速度在600Mbps-10Gbps以上，可選8B/10B編解碼。

Xilinx FPGA RocketIO收發(fā)器原理框圖如圖2所示，主要由PMA物理媒介層和PCS物理編碼層構(gòu)成，其中PMA主要包括串行器和解串器、發(fā)送和接收緩沖區(qū)、時鐘生成電路、時鐘恢復電路；PCS主要包括8B/10B編解碼、彈性緩沖器、周期冗余檢測CRC。

發(fā)送數(shù)據(jù)的原理為，發(fā)送端根據(jù)一定的算法生成的CRC校驗碼插入到預發(fā)送的并行數(shù)據(jù)中，數(shù)據(jù)經(jīng)過8B/10B編碼，寫入發(fā)送端數(shù)據(jù)緩存FIFO，轉(zhuǎn)換成差分數(shù)據(jù)發(fā)送出去。

接收端接收到串行差分數(shù)據(jù)后寫入接收緩沖器，進行串并轉(zhuǎn)換，輸出的并行數(shù)據(jù)經(jīng)過8B/10B解碼，依據(jù)需要用彈性緩沖器實現(xiàn)通道綁定和時鐘修正，經(jīng)過CRC模塊校驗后并行輸出。

2.2　多板卡脈沖同步技術(shù)實現(xiàn)

下面詳細介紹多板卡脈沖同步技術(shù)的實現(xiàn)過程。

本文以多塊數(shù)字接收板、1塊光纖處理板為例。數(shù)字接收板上包含一塊Xilinx FPGA和1路光纖收發(fā)模塊；光纖處理板上的主要器件為一片Xilinx FPGA和多路光纖收發(fā)模塊；多塊數(shù)字接收板與光纖處理板之間通過光纖互連，光纖處理板通過光纖上傳控制信息至數(shù)字接收板，數(shù)字接收板對雷達回波進行預處理，將處理后的數(shù)據(jù)發(fā)送至光纖處理板。

步驟一：

圖3中，光纖處理板和數(shù)字接收板卡都有差分基準時鐘clk1x_p，clk1x_n輸入，在數(shù)字接收板卡上，差分基準時鐘clk1x_p，clk1x_n接入FPGA的時鐘管腳1，2，同時接入到FPGA光纖專用時鐘管腳3，4；光纖處理板時鐘的接法與數(shù)字接收板相同；在光纖處理板上產(chǎn)生基準時序，在基準時序的時刻下，光纖處理板多根光纖同時向多塊數(shù)字接收板發(fā)送控制信息，控制信息中包含一定的特殊字符。

圖2　FPGA GTX收發(fā)器原理框圖

圖3　多板卡脈沖同步技術(shù)時鐘管腳連接關(guān)系圖

步驟二：

如圖4所示，F(xiàn)PGA光纖收發(fā)數(shù)的時候，光纖收發(fā)模塊的參考時鐘為clk1x，配置RocketIO IP核，使光纖傳輸速率為clk4x·20bit，即光纖收發(fā)數(shù)的用戶時鐘為clk4x，是參考時鐘clk1x的四倍，數(shù)據(jù)位寬為20bit；當數(shù)字接收板收到控制信息后，緩存后進行使用，收到特殊字符時，恢復出時序脈沖，此脈沖是以clk4x為同步時鐘，脈沖寬度大于一個clk1x時鐘節(jié)拍即可。

步驟三：

在數(shù)字接收板恢復出的同步脈沖，由于Xilinx光纖收發(fā)數(shù)據(jù)的過程中，在GTX的硬核中會有tx_buffer緩存、rx_buffer緩存、8B/10B編碼、10B/8B編碼的影響，會使恢復出來的脈沖在單次上電時，位置是固定的，但不同次上電時，有一到兩個clk4x時鐘節(jié)拍的抖動，恢復出來的脈沖位置可能為位置1，位置2，位置3，位置4，如圖4中所示；此時利用clk1x和clk4x時鐘4倍頻率的關(guān)系，調(diào)整恢復出來的同步脈沖前沿對準clk1x的下降沿，即位置3，這樣即使恢復的同步脈沖有一到兩個clk4x時鐘節(jié)拍的抖動，利用clk1x時鐘的上升沿鎖存恢復的同步脈沖，此時同步脈沖也會穩(wěn)定下來，且多塊板卡恢復出來的同步脈沖位置相同，在多次上電過程中，位置穩(wěn)定不變。

步驟四：

整個系統(tǒng)上行光纖均為等長設計，且光纖處理板在同時刻向多塊數(shù)字接收板發(fā)送控制信息，利用clk1x和clk4x的4倍時鐘頻率關(guān)系，可以保證每個數(shù)字接收板卡恢復出來的脈沖的位置固定，且多次上電恢復出來的脈沖也是穩(wěn)定的，系統(tǒng)時序同步問題得到解決。

圖4　多板卡脈沖同步技術(shù)的時序圖

3　結(jié)束語

本文介紹了一種基于光纖數(shù)據(jù)傳輸實現(xiàn)的多板卡脈沖同步技術(shù)，多塊數(shù)字接收板接收同步時序控制前端T/R組件同步發(fā)射或接收信號，數(shù)字接收板與光纖處理板通過光纖互聯(lián)，光纖處理板產(chǎn)生基準同步脈沖，通過發(fā)送控制指令，在控制指令中增加一些特殊字符，當數(shù)字接收板收到特殊字符后，恢復出脈沖信號，由于所有板卡光纖延時基本等長，因此各個板卡恢復出的脈沖信號為同一時刻，控制前端所有T/R組件收發(fā)均為同一時刻，滿足系統(tǒng)的時序要求。