徐晨輝，葉 凡，任俊彥

(復(fù)旦大學(xué) 專(zhuān)用集成電路與系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室，上海 201203)

隨著半導(dǎo)體工藝進(jìn)程不斷推進(jìn)和便攜式電子產(chǎn)品的發(fā)展，電源管理類(lèi)芯片技術(shù)也在不斷革新.低壓差線性穩(wěn)壓器(Low Dropout Linear Regulator, LDO)被廣泛地用于各種集成電路的電源管理，具有輸出穩(wěn)定、電壓紋波小、高集成度、價(jià)格低廉等特點(diǎn).

傳統(tǒng)的LDO通常采用較大的片外電容，這種方法在增大成本的同時(shí)也會(huì)影響系統(tǒng)的集成度.為了擺脫片外電容的限制，適應(yīng)片上系統(tǒng)(System-on-a-Chip, SoC)的需求，無(wú)片外電容的LDO的設(shè)計(jì)成為一種發(fā)展趨勢(shì).相比于傳統(tǒng)的LDO，無(wú)片外電容的LDO的穩(wěn)定性和瞬態(tài)響應(yīng)性能會(huì)受到很大影響.低功耗的設(shè)計(jì)要求在保持低的靜態(tài)電流的條件下能確保LDO的穩(wěn)定以及改善LDO的瞬態(tài)響應(yīng).

1 采用傳統(tǒng)運(yùn)放的無(wú)片外電容LDO分析

圖1 采用傳統(tǒng)運(yùn)放的LDOFig.1 LDO with conventional amplifier

含片外電容LDO[1-3]，由于有片外的μF級(jí)的大電容存儲(chǔ)電荷，在負(fù)載變化調(diào)整管未及時(shí)響應(yīng)時(shí)，能夠?qū)ω?fù)載進(jìn)行充放電，有效地減小負(fù)載電流引起的過(guò)沖電壓和下沖電壓幅度.對(duì)于無(wú)片外電容的LDO，由于沒(méi)有大電容存儲(chǔ)電荷，在負(fù)載變化時(shí)，調(diào)整管的柵端電壓需要快速作出響應(yīng).由于調(diào)整管(Mpass)的尺寸很大，其柵端寄生電容很大，柵極電壓調(diào)整往往受限于環(huán)路帶寬和上一級(jí)輸出端的壓擺率，所以無(wú)片外電容的LDO比含片外電容LDO負(fù)載瞬態(tài)響應(yīng)特性差.

采用傳統(tǒng)運(yùn)放的無(wú)片外電容LDO[4]結(jié)構(gòu)如圖1所示，運(yùn)放的尾電流Is占LDO的靜態(tài)電流Iq的主要部分.LDO效率表示為：

(1)

由LDO效率表達(dá)式可見(jiàn)，降低靜態(tài)電流Iq和輸入輸出壓差，可以提高LDO效率.尾電流Is限制了運(yùn)放輸出端的壓擺率，降低靜態(tài)電流，一定程度會(huì)造成負(fù)載瞬態(tài)響應(yīng)性能下降.

2 采用電流型跨導(dǎo)運(yùn)放的LDO

2.1 電流型跨導(dǎo)運(yùn)放

圖2 電流型跨導(dǎo)運(yùn)放Fig.2 Current-mode transconductance amplifier

為了克服傳統(tǒng)運(yùn)放中尾電流對(duì)壓擺率的限制，本文采用電流輸入型跨導(dǎo)運(yùn)放[5]，其輸出電流不僅取決于靜態(tài)工作電流，而且與輸入壓差相關(guān).因此可以在靜態(tài)工作電流很小的情況下，有足夠的電流對(duì)調(diào)整管柵端進(jìn)行充放電.電流輸入型跨導(dǎo)運(yùn)放如圖2所示，由于輸入對(duì)管為共柵方式連接，所以輸出電流與偏置電流和輸入壓差相關(guān).

圖3(a)為偏置電流為100nA，V-為1V時(shí)，輸出電流隨V+的變化.可以看到即使當(dāng)偏置電流很低時(shí)，輸出電流由于壓差的存在，也會(huì)達(dá)到比偏置電流大很多.因此可以克服傳統(tǒng)運(yùn)放中靜態(tài)電流對(duì)壓擺率的限制，提高LDO的瞬態(tài)響應(yīng)特性.

圖3(b)為V-為1V時(shí)，不同偏置電流下，輸出電流與V+的關(guān)系，偏置電流越大，同樣輸入壓差下輸出電流也越大.為了降低功耗，同時(shí)保持一定的輸出電流，本文設(shè)計(jì)的跨導(dǎo)運(yùn)放采用100nA的偏置電流.

圖3 輸出電流與輸入電壓和偏置電流的關(guān)系Fig.3 Output current increases with increasing input voltage and bias current

2.2 LDO原理與電路實(shí)現(xiàn)

本文設(shè)計(jì)的LDO原理圖如圖4所示，M1、M2、M3、M4為電流型跨導(dǎo)運(yùn)放的輸入管，M6、M9為靜態(tài)偏置管，M7、M8為動(dòng)態(tài)偏置管，M13、M14構(gòu)成推挽輸出級(jí)，Mpass為調(diào)整管，對(duì)調(diào)整管柵極電容充放電.由于電流輸入型運(yùn)放的輸入對(duì)管是共柵連接方式，而大多數(shù)情況下參考電壓沒(méi)有電流驅(qū)動(dòng)能力，因此參考電壓需要通過(guò)緩沖器輸出給運(yùn)放提供電流.電壓緩沖器如圖5所示，為一個(gè)單位增益方式連接的二級(jí)運(yùn)放.電壓緩沖器輸出端連接的是電流型跨導(dǎo)運(yùn)放的輸入管的源端，因此其第二級(jí)輸出阻抗降低，對(duì)應(yīng)的極點(diǎn)被推到較高頻率，此時(shí)可以不需要對(duì)二級(jí)運(yùn)放進(jìn)行補(bǔ)償.

圖4 采用電流型跨導(dǎo)運(yùn)放的LDO晶體管級(jí)實(shí)現(xiàn)Fig.4 MOSFET-level schematic of the proposed LDO

采用電流輸入型跨導(dǎo)運(yùn)放的LDO工作原理如下：

① 當(dāng)負(fù)載由輕載向重載跳變時(shí)，由于調(diào)整管柵端未立即響應(yīng)，Vout下降，MOS管M1、M5、M11、M12、M13電流減小，MOS管M4、M10、M14電流增大，推挽級(jí)M14電流比M13大，對(duì)調(diào)整管柵端進(jìn)行放電，Vout恢復(fù)至原來(lái)值；

圖5 參考電壓緩沖器Fig.5 Reference buffer

② 當(dāng)負(fù)載由重載向輕載跳變時(shí)，由于調(diào)整管柵端未立即響應(yīng)，Vout上升，MOS管M4、M10、M14的電流減小，MOS管M1、M5、M11、M12、M13電流增大，推挽級(jí)M13電流比M14大，對(duì)調(diào)整管柵端進(jìn)行充電，Vout恢復(fù)至原來(lái)值.

關(guān)于調(diào)整管的尺寸，由LDO效率表達(dá)式(1)所示，減小壓差和靜態(tài)電流可以提高LDO效率.減小壓差可以通過(guò)增大調(diào)整管的寬長(zhǎng)比來(lái)實(shí)現(xiàn)，但是過(guò)大的調(diào)整管尺寸則會(huì)導(dǎo)致柵端寄生電容過(guò)大，影響負(fù)載瞬態(tài)響應(yīng)性能.因此，為了減小面積，減小寄生電容影響，應(yīng)適當(dāng)降低調(diào)整管尺寸.為了使環(huán)路有足夠的增益，需要限制誤差放大器輸出擺幅，即調(diào)整管尺寸不能過(guò)小，避免誤差放大器輸出級(jí)進(jìn)入線性區(qū)降低增益.本文采用的調(diào)整管為28nm工藝庫(kù)中的2.5V電壓的PMOS管，閾值電壓為520mV，尺寸為6000μm×0.27μm.

2.3 瞬態(tài)增強(qiáng)電路

瞬態(tài)增強(qiáng)電路用來(lái)增強(qiáng)電路在負(fù)載瞬態(tài)跳變時(shí)對(duì)調(diào)整管柵端的沖放電能力，克服因誤差放大器固定偏置電壓而導(dǎo)致的擺率限制問(wèn)題，在減小過(guò)沖和下沖電壓的同時(shí)，縮短響應(yīng)時(shí)間，從而改善系統(tǒng)的瞬態(tài)響應(yīng)性能.文獻(xiàn)[5]采用動(dòng)態(tài)偏置的方法來(lái)增強(qiáng)瞬態(tài)性能，根據(jù)負(fù)載電流的大小，對(duì)誤差放大器進(jìn)行偏置，其負(fù)載電流與動(dòng)態(tài)偏置的電流比例為1×104∶1，在負(fù)載電流為100mA時(shí)，動(dòng)態(tài)偏置電流為10μA.其缺點(diǎn)是，在重載的情況下，電路的靜態(tài)電流增加10μA，而理想的動(dòng)態(tài)偏置方法希望只在負(fù)載變化瞬態(tài)增大時(shí)對(duì)調(diào)整管柵端充放電的電流，而負(fù)載穩(wěn)定時(shí)，靜態(tài)電流仍然保持較低狀態(tài).

圖6 瞬態(tài)增強(qiáng)電路Fig.6 Transient response enhancing circuit

本文采用的瞬態(tài)增強(qiáng)電路如圖6所示，當(dāng)輸出電壓產(chǎn)生高于LDO穩(wěn)定值的過(guò)沖電壓時(shí)，C1電容流過(guò)一個(gè)iC1的電流，該電流大小與負(fù)載變化的速度成正比.則有M15的電流增大iC1，Va連接誤差放大器的動(dòng)態(tài)偏置管M2的偏置電流增大iC1，所以輸入管M1、M2的gm增大，推挽級(jí)對(duì)調(diào)整管柵極的充電電流增大.過(guò)沖電壓引起的電流iC1的另外一條路徑是鏡像后經(jīng)過(guò)M16、M17、M21對(duì)調(diào)整管柵極充電.這條路徑未經(jīng)過(guò)LDO環(huán)路，直接由輸出端電壓變化來(lái)對(duì)調(diào)整管柵壓調(diào)節(jié).值得注意的是這一過(guò)程中，C2同樣有電流流過(guò)，方向與C1電流相同，都是從LDO輸出端到瞬態(tài)增強(qiáng)電路.這樣M18、M19、M20、M22的電流減小，瞬態(tài)增強(qiáng)電路對(duì)功率管Vg充電.

同理，當(dāng)輸出電壓產(chǎn)生低于LDO穩(wěn)定值的下沖電壓時(shí)，C2電容流過(guò)一個(gè)iC2的電流，造成M18的電流增大，通過(guò)電流鏡鏡像，M20的電流增大iC2，Vb連接誤差放大器動(dòng)態(tài)偏置管.M3的偏置電流增大iC2，所以輸入管M3、M4的gm增大，推挽級(jí)對(duì)調(diào)整管柵極的放電電流增大.下沖電壓引起的電流iC2的另外一條路徑是鏡像后經(jīng)過(guò)M15、M16、M17、M18對(duì)調(diào)整管柵極放電.這條路徑未經(jīng)過(guò)LDO環(huán)路，直接由輸出端電壓變化來(lái)對(duì)調(diào)整管柵壓調(diào)節(jié).同樣地，這一過(guò)程中，C1同樣有電流流過(guò)，方向與C2電流相同，都是從瞬態(tài)增強(qiáng)電路到LDO輸出端.這樣M15、M17、M16、M21的電流減小，瞬態(tài)增強(qiáng)電路對(duì)功率管Vg放電.

3 電路仿真分析

3.1 環(huán)路穩(wěn)定性分析

該LDO環(huán)路主要的極點(diǎn)有兩個(gè)，主極點(diǎn)位于調(diào)整管柵端處，其數(shù)學(xué)表達(dá)式為：

(2)

其中：C1為電流型跨導(dǎo)運(yùn)放輸出電容；Ro1為電流型跨導(dǎo)運(yùn)放輸出阻抗；Cgspass為調(diào)整管柵源電容；gmpass為調(diào)整管跨導(dǎo)；Cgdpass為調(diào)整管柵漏電容；Rout為輸出阻抗.另外一個(gè)極點(diǎn)位于LDO的輸出端，其數(shù)學(xué)表達(dá)式為：

(3)

其中：gm1為電流輸入運(yùn)放的輸入跨導(dǎo)；CL為負(fù)載電容；Iload為負(fù)載電流.由于輸出端的阻抗Rout是調(diào)整管源漏阻抗與電流型跨導(dǎo)運(yùn)放輸入阻抗的并聯(lián)，低輸出阻抗保證了在負(fù)載電流大范圍變化時(shí)，次極點(diǎn)可以保持在較高的頻率.所以采用這種運(yùn)放的LDO的穩(wěn)定性可以在不需要采用額外的補(bǔ)償方式情況下得到保證.

環(huán)路的交流特性如圖7、圖8所示.

① 無(wú)負(fù)載電容時(shí)，可以看到環(huán)路在負(fù)載電流為100μA時(shí)，環(huán)路增益為66.4dB，相位裕度(Phase Margin, PM)為72°；環(huán)路在負(fù)載電流為50mA時(shí)，環(huán)路增益為48.3dB，相位裕度為85.3°.因此在負(fù)載電流100μA到50mA變化時(shí)，環(huán)路均能保持穩(wěn)定.

② 負(fù)載電容為50pF時(shí)，可以看到環(huán)路在負(fù)載電流為100μA時(shí)，環(huán)路增益為66.4dB，相位裕度為45°；環(huán)路在負(fù)載電流為50mA時(shí)，環(huán)路增益為48.3dB，相位裕度為85.2°.因此在負(fù)載電流100μA到50mA變化時(shí)，環(huán)路均能保持穩(wěn)定.

圖7 環(huán)路頻率響應(yīng)(CL=0)Fig.7 Loop frequency response(CL=0)

圖8 環(huán)路頻率響應(yīng)(CL=50pF)Fig.8 Loop frequency response(CL=50pF)

3.2 性能參數(shù)仿真結(jié)果

本論文采用28nm CMOS工藝技術(shù)設(shè)計(jì)了一種低功耗的無(wú)片外電容快速響應(yīng)的LDO，版圖如圖9所示，面積為55μm×42μm，靜態(tài)電流為5μA，最大負(fù)載電流50mA.為了確保穩(wěn)定性，最小負(fù)載電流為100μA，最大負(fù)載電容為50pF.

負(fù)載調(diào)整特性如圖10(a)所示，負(fù)載電流從100μA變化到50mA，輸出電壓變化7mV.線性調(diào)整特性如圖10(b)所示，當(dāng)參考電壓為1V時(shí)，輸出電壓在電源電壓大于1.1V時(shí)逐漸穩(wěn)定.

線性瞬態(tài)響應(yīng)特性如圖10(c)所示，電源電壓從1.1V到1.6V變化時(shí)，上升和下降沿均為1μs，輸出電壓變化小于50mV.

負(fù)載瞬態(tài)特性如圖10(d)所示，在負(fù)載電流變化率為49.9mA/μs的情況下，恢復(fù)時(shí)間為2.5μs，下沖電壓為97mV，過(guò)沖電壓為98mV.

圖10 仿真結(jié)果Fig.10 Simulation results

4 總 結(jié)

本文設(shè)計(jì)了一種無(wú)片外電容的快速瞬態(tài)響應(yīng)的LDO，采用電流型跨導(dǎo)運(yùn)放作為誤差放大器，克服了傳統(tǒng)運(yùn)放靜態(tài)電流對(duì)輸出壓擺率的限制，在低功耗的同時(shí)保持高的壓擺率，以達(dá)到快速調(diào)節(jié)調(diào)整管柵壓的目的.同時(shí)，該LDO采用瞬態(tài)增強(qiáng)電路進(jìn)一步增強(qiáng)負(fù)載瞬態(tài)響應(yīng)能力，瞬態(tài)增強(qiáng)電路采用動(dòng)態(tài)偏置的方法，在負(fù)載變化時(shí)增大偏置電流，而負(fù)載穩(wěn)定時(shí)，使得電路保持較低的靜態(tài)電流；瞬態(tài)增強(qiáng)電路另一方面可以直接對(duì)調(diào)整管柵壓進(jìn)行調(diào)節(jié).本文中的LDO與其他文獻(xiàn)的無(wú)片外電容LDO的性能比較如表(1)所示，其中FOM值計(jì)算方式為：

(4)

表1 LDO性能對(duì)比

參考文獻(xiàn)：

[1] SABERKARI A, ALARCON E, SHOKOUHI SH B. Fast transient current-steering CMOS LDO regulator based on current feedback amplifier [J].IntegrationtheVLSIJournal, 2013,46(2)： 165-171.

[2] LEUNG K N and Ng Y S. A CMOS low-dropout regulator with a momentarily current-boosting voltage buffer [J].IEEETransactiononCircuitsandSystems, 2010,57(9)： 2312-2319.

[3] HAZUCHA P, KARNIK T, BLOECHEL B A, et al. Area-efficient linear regulator with ultra-fast load regulation [J].IEEEJournalofSolid-StateCircuits, 2005,40(4)： 933-940.

[4] LEUNG K N, MOK P K T. A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency compensation [J].IEEEJournalofSolid-StateCircuits, 2003,38(10)： 1691-1702.

[5] MAN T Y, MOK P K T, and CHAN M. A high slew-rate push-pull output amplifier for low-quiescent current low-dropout regulators with transient-response improvement [J].IEEETransactiononCircuitsandSystemsⅡ, 2007,54(9)： 755-759.

[6] MING X, LI Q, ZHOU Z K, et al. An ultrafast adaptively biased capacitorless LDO with dynamic charging control [J].IEEETransactiononCircuitsandSystemsⅡ, 2012,59(1)： 40-44.