彭會(huì)斌

(海軍駐連云港七一六研究所軍事代表室,江蘇連云港,222061)

基于FPGA和以太網(wǎng)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)分析

彭會(huì)斌

(海軍駐連云港七一六研究所軍事代表室,江蘇連云港,222061)

現(xiàn)階段，氣體傳感器發(fā)展速度極快，對(duì)近紅外可調(diào)諧二極管激光吸收光譜技術(shù)的研究也更加深入。而氣體傳感器也被廣泛地應(yīng)用在實(shí)踐運(yùn)用過(guò)程中，比較常見(jiàn)的就是車(chē)載與機(jī)載環(huán)境，一定程度上提高了空間分辨率，能夠?qū)?shù)據(jù)進(jìn)行連續(xù)且實(shí)時(shí)采集與分析。

FPGA；以太網(wǎng)；數(shù)據(jù)采集系統(tǒng)；設(shè)計(jì)；實(shí)現(xiàn)

1 數(shù)據(jù)采集系統(tǒng)整體設(shè)計(jì)研究

基于FPGA與以太網(wǎng)數(shù)據(jù)采集系統(tǒng)整體設(shè)計(jì)可以由圖1表示。根據(jù)圖1內(nèi)容可以發(fā)現(xiàn)，當(dāng)吸收峰出現(xiàn)前會(huì)給出觸發(fā)信號(hào)。而數(shù)據(jù)采集系統(tǒng)的觸發(fā)信號(hào)上升沿出現(xiàn)的情況下，將兩路AD啟動(dòng)，進(jìn)而采集兩路的模擬信號(hào)，在完成轉(zhuǎn)換以后，會(huì)進(jìn)入到FPGA，并針對(duì)數(shù)據(jù)信息予以及時(shí)處理和計(jì)算。隨后會(huì)進(jìn)入到FIFO緩沖當(dāng)中，而在對(duì)固定點(diǎn)數(shù)數(shù)據(jù)進(jìn)行采集的過(guò)程中，F(xiàn)PGA就會(huì)停止對(duì)數(shù)據(jù)的接收，而隨之會(huì)等待下次觸發(fā)信號(hào)出現(xiàn)。如果FIFO緩沖數(shù)據(jù)處于半滿(mǎn)的狀態(tài)，需要將數(shù)據(jù)取出并加入U(xiǎn)DP協(xié)議。最后，通過(guò)MAC這一途徑，對(duì)PHY予以合理運(yùn)行，以保證數(shù)據(jù)信息及時(shí)傳送至上位機(jī)。若置觸發(fā)信號(hào)仍然有效，則應(yīng)當(dāng)關(guān)閉計(jì)數(shù)的功能，以保證連續(xù)且實(shí)時(shí)地采集兩路的信號(hào)。

圖1 數(shù)據(jù)采集處理系統(tǒng)

其中，F(xiàn)PGA是系統(tǒng)核心，而在設(shè)計(jì)過(guò)程中所使用的FPGA型號(hào)為。該FPGA具備了10kbit的邏輯單元、外部存儲(chǔ)器的接口電路、存儲(chǔ)器與乘法器等等類(lèi)型的FPGA能夠降低功耗，節(jié)省成本，使其自身性能得以全面提升，最終促進(jìn)了FPGA應(yīng)用的領(lǐng)域。另外，AD器件所選擇的型號(hào)為ADS8326。與此同時(shí)，以太網(wǎng)收發(fā)器選用型號(hào)是，具有明顯的集成性。

2 AD驅(qū)動(dòng)和數(shù)據(jù)處理模塊分析

在AD驅(qū)動(dòng)實(shí)際運(yùn)行的過(guò)程中，一旦CS信號(hào)有下降沿的情況，那么必須要保證DCLOCK是低電平。與此同時(shí)，應(yīng)確保CS下降沿和DCLOCK上升沿之間的距離不低于20納秒。當(dāng)在CS信號(hào)出現(xiàn)下降沿的時(shí)候，會(huì)經(jīng)由五個(gè)DCLOCK 采樣以后，在第七個(gè)DCLOCK時(shí)出現(xiàn)上升沿，而AD驅(qū)動(dòng)則會(huì)由最高位串行輸出數(shù)據(jù)，在完成相應(yīng)轉(zhuǎn)換以后，再次通過(guò)若干DCLOCKPower Down，隨后即可實(shí)現(xiàn)下一轉(zhuǎn)換。在系統(tǒng)內(nèi)部，已經(jīng)嵌入32位處理器，進(jìn)而能夠?qū)⒃械膬陕返拇行盘?hào)有效地轉(zhuǎn)變?yōu)椋纬梢宦凡⑿行盘?hào)。在這種情況下，能夠進(jìn)一步推動(dòng)數(shù)據(jù)傳輸?shù)奶幚?。基于此，需要針?duì)轉(zhuǎn)換以后的并行信號(hào)數(shù)據(jù)進(jìn)行計(jì)數(shù)，以確保觸發(fā)控制更加準(zhǔn)確。但是，由于32位并行信號(hào)要進(jìn)入到FIFO緩沖當(dāng)中，所以，一定要為FIFO提供必要的時(shí)鐘信號(hào)與使能信號(hào)。該系統(tǒng)主要對(duì)VerilogHDL硬件語(yǔ)言進(jìn)行了運(yùn)用，對(duì)AD驅(qū)動(dòng)與處理模塊進(jìn)行了編寫(xiě)。

3 SOPC模塊設(shè)計(jì)分析

針對(duì)SOPC開(kāi)發(fā)環(huán)境而言，可以有效地加入處理器與IP核，包括用戶(hù)邏輯等等?；诖?，通過(guò)對(duì)Avalon總線的運(yùn)用，能夠有效連接模塊，進(jìn)而根據(jù)地址進(jìn)行訪問(wèn)，適當(dāng)?shù)靥砑又袛唷Ｆ渲?，處理器十分靈活且IP核十分豐富，使得系統(tǒng)設(shè)計(jì)得以有效簡(jiǎn)化，節(jié)省了大部分成本，使實(shí)際開(kāi)發(fā)的時(shí)間得以有效縮短。其中，該模塊當(dāng)中的硬件主要有處理器與存儲(chǔ)器，另外還包括了MAC模塊與通用IO等等。

其中，Nios Ⅱ處理器的內(nèi)核所使用的是RISC的處理器，有32位，具備了共享性的指令集結(jié)構(gòu)，最重要的是已經(jīng)根據(jù)FPGA展開(kāi)了全面優(yōu)化。另外，處理器主要的作用就是處理數(shù)據(jù)以及網(wǎng)絡(luò)協(xié)議。

MAC，也被稱(chēng)為介質(zhì)訪問(wèn)控制層，主要的任務(wù)就是對(duì)物理層物理介質(zhì)進(jìn)行有效控制及鏈接。其中，MAC模塊對(duì)于Triple?Speed EthernetIP核進(jìn)行了有效地調(diào)動(dòng)，而在實(shí)現(xiàn)發(fā)動(dòng)與接收的過(guò)程中所采用的就是接口。在這種情況下，用戶(hù)只要利用這一接口，就可以讀寫(xiě)并操作MAC內(nèi)部所接收和發(fā)送FIFO。而MAC是通外部PHY進(jìn)行連接的，與此同時(shí)，此模塊能夠提供MDIOMDC 接口，有效地管理PHY。

4 數(shù)據(jù)采集系統(tǒng)的軟件設(shè)計(jì)分析

基于NiosⅡIDE這一集成開(kāi)發(fā)環(huán)境，能夠通過(guò)C語(yǔ)言，優(yōu)化設(shè)計(jì)NiosⅡ處理器這一軟件。其中，各模塊需要初始化，而此時(shí)上位機(jī)會(huì)將已經(jīng)采集完成的控制信號(hào)發(fā)送出來(lái)，隨后，系統(tǒng)開(kāi)啟信號(hào)采集模式。與此同時(shí)，數(shù)據(jù)處理模塊會(huì)把經(jīng)過(guò)處理以后的32位數(shù)據(jù)傳送至異步FIFO當(dāng)中。一旦其處于半滿(mǎn)狀態(tài)，就會(huì)立即中斷，并且取出數(shù)據(jù)內(nèi)容，加入到UDP協(xié)議當(dāng)中。最后，將Scatter?Gather DMA啟動(dòng)，以保證及時(shí)把數(shù)據(jù)內(nèi)容傳送至MAC當(dāng)中。

而UDP協(xié)議無(wú)法開(kāi)展反饋測(cè)試，所以，其可靠性并不明顯，仍然要有其他措施發(fā)揮輔助作用，確保傳輸更加可靠。然而，因?yàn)閁DP不會(huì)創(chuàng)建與撤銷(xiāo)連接，也不會(huì)確認(rèn)報(bào)文等，所以，能夠全面增強(qiáng)數(shù)據(jù)傳輸本身的高效性以及實(shí)時(shí)性。在該系統(tǒng)設(shè)計(jì)過(guò)程中，以太網(wǎng)傳輸協(xié)議主要選用了UDPIP 協(xié)議。

5 數(shù)據(jù)采集系統(tǒng)的測(cè)試分析

在完成數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)工作后，一定要通過(guò)實(shí)際測(cè)試對(duì)系統(tǒng)的可行性進(jìn)行驗(yàn)證。該系統(tǒng)在以太網(wǎng)接口的作用下，能夠把數(shù)據(jù)及時(shí)傳輸?shù)缴衔粰C(jī)，而PC機(jī)則能夠編寫(xiě)程序，實(shí)時(shí)存儲(chǔ)并顯示數(shù)據(jù)內(nèi)容。

其中，連續(xù)實(shí)時(shí)采集模式主要是通過(guò)函數(shù)信號(hào)發(fā)生器形成10K正弦波，進(jìn)而將其當(dāng)作輸入信號(hào)。充分利用采樣定理，系統(tǒng)能夠?qū)φ倚盘?hào)進(jìn)行全面修復(fù)，且實(shí)際采集的圖像和預(yù)期效果之間是一致的。

對(duì)于觸發(fā)采集開(kāi)啟的功能而言，主要是對(duì)函數(shù)信號(hào)發(fā)生器進(jìn)行合理地運(yùn)用，有效地提供正弦與方波信號(hào)，將其當(dāng)作測(cè)試信號(hào)。而這兩種信號(hào)頻率是相同的，且相位差固定。通過(guò)對(duì)Wireshark 網(wǎng)絡(luò)抓包工具進(jìn)行運(yùn)用，深入分析數(shù)據(jù)包，測(cè)試的時(shí)間、數(shù)據(jù)幀等都同100赫茲觸發(fā)頻率是一致的，實(shí)驗(yàn)的結(jié)果和預(yù)期相同。

6 結(jié)束語(yǔ)

綜上所述，通過(guò)對(duì)FPGA與以太網(wǎng)這兩種技術(shù)的結(jié)合運(yùn)用，對(duì)數(shù)據(jù)采集系統(tǒng)進(jìn)行了有效地設(shè)計(jì)，不僅對(duì)采集系統(tǒng)觸發(fā)采集問(wèn)題進(jìn)行了解決，同時(shí)，對(duì)通用以太網(wǎng)接口傳輸數(shù)據(jù)進(jìn)行了合理地運(yùn)用。通過(guò)系統(tǒng)的測(cè)試，表明該系統(tǒng)能夠滿(mǎn)足200赫茲雙路觸發(fā)采集的目的，所以，系統(tǒng)設(shè)計(jì)具有一定的合理性。

[1]任慧建,殷興輝.基于FPGA的高速線陣CCD圖像采集系統(tǒng)[J].電子測(cè)量技術(shù),2014,37(11):33-36,51.

[2]王浩,李磊,楊潔等.基于以太網(wǎng)傳輸?shù)母咚?2通道數(shù)據(jù)采集系統(tǒng)[J].核科學(xué)與工程,2015,35(4):780-784.

[3]湯奧.基于PCI-E接口數(shù)據(jù)采集系統(tǒng)FPGA設(shè)計(jì)與實(shí)現(xiàn)[D].華中科技大學(xué),2011.

Design and implementation of data acquisition system based on FPGA and Ethernet

Peng Huibin
(Military representative office, Naval Research Institute, Lianyungang 716,Lianyungang Jiangsu,222061)

at the present stage, the development of gas sensor is very fast, and the research of near infrared tunable diode laser absorption spectroscopy is more in-depth. The gas sensor is also widely applied in the practical application process, the more common is the vehicle borne and airborne environment, to a certain extent to improve the spatial resolution, can be continuous and real-time collection and analysis of data.

FPGA; Ethernet; data acquisition system; design; implementation