龔志浩， 陳章友

(武漢大學電子信息學院無線電物理學系， 湖北武漢 430072)

0 引言

合成孔徑雷達(SAR)具有高分辨率、全天候、全天時成像特點，在目標識別、軍事偵察、地形測繪等眾多領域廣泛應用[1-2]。環(huán)掃SAR系統(tǒng)可以實現(xiàn)360°方位成像，對重點區(qū)域可以實現(xiàn)準實時監(jiān)視，是直線SAR體制系統(tǒng)的一種補充，應用前景良好。雷達多模式工作可以滿足用戶多種需求，本文研究環(huán)掃SAR多模式工作系統(tǒng)中距離向脈沖壓縮的FPGA實現(xiàn)。

根據(jù)軟件無線電的基本思想，中頻采樣可以實現(xiàn)更高的靈活性和更強的開放性，故本雷達系統(tǒng)采用中頻數(shù)字化采樣方案。對9.4～9.6 GHz的X波段回波信號通過超外差式接收體制進行2級降頻至60 MHz中頻再轉換為數(shù)字信號處理[3]。

在環(huán)掃SAR系統(tǒng)體制下，數(shù)字信號處理板需要在天線轉臺的每一個轉動角度的時間內(nèi)完成相應距離向的解調，同時也有大量的數(shù)據(jù)需要進行實時處理，所以該系統(tǒng)使用運算量更小，滿足實時要求的頻域脈沖壓縮處理方案。高性能的FPGA(Field Programmable Gate Array)芯片可以方便地實現(xiàn)脈沖壓縮，方案設計中使用Altera公司的Cyclone系列芯片，完成雷達數(shù)字接收機距離向的信號處理[4-5]。

1 設計原理

1.1 雷達波形參數(shù)設計

雷達系統(tǒng)主要由頻率綜合器、發(fā)射機(功放模塊)、轉臺、天線、接收單元及信號處理器組成，由頻綜模塊產(chǎn)生9.39～9.43 GHz的射頻激勵信號和本振信號，其中，發(fā)射信號送往功率放大器進行功率放大，然后通過發(fā)射天線發(fā)送到自由空間。接收天線接收來自目標9.39～9.43 GHz回波信號，接收機的脈沖模塊將回波信號放大等處理后變頻至60 MHz的中頻信號，而后在信號處理器進行信號處理。

設計發(fā)射波形為4種模式的脈沖體制線性調頻，根據(jù)用戶不同的需求采取不同的模式，達到理想的分辨率和探測距離等要求。

發(fā)射波形表達式為

(1)

即脈沖體制內(nèi)的線性調頻信號。式中，f0為載波頻率，K為掃頻斜率，T為工作周期。根據(jù)不同的模式有不同的脈沖寬度Tr。

1.2 匹配濾波理論

脈沖壓縮就是在發(fā)射的寬脈沖內(nèi)，采用附加的頻率或相位調制，以增加信號的時寬帶寬積。當接收時用匹配濾波器進行處理，這樣就將寬脈沖壓縮到1/B寬度(B為帶寬)，從而有效地解決了雷達的作用距離和距離分辨率之間的矛盾，可以在不損失雷達威力的前提下提高雷達的距離分辨率。

根據(jù)式(1)的發(fā)射信號波形，可以得到相應時延的回波模型：

sr(t)=st(t-τ)=

(2)

通過最佳處理理論可以得出對應的匹配函數(shù)[7-8]為

(3)

若忽略噪聲， 則濾波器輸出結果為y(t)=sr(t)*h(t)，經(jīng)過演算可得下式即脈壓結果：

(4)

式中，r=τc/2為橫坐標距離自變量，而r′=tc/2為目標距離，根據(jù)脈壓結果表達式可以看出其結果為sinc函數(shù)形式，且sinc函數(shù)的峰值橫坐標為探測目標距離。

1.3 模式參數(shù)分析

兩個目標處于同一波束范圍內(nèi)但與雷達距離不同，二者能被雷達分辨出來的最小間距稱為距離分辨率。雷達系統(tǒng)通過發(fā)射大的時寬-帶寬積線性調頻信號，通過脈沖壓縮技術對接收到的回波進行處理，從而實現(xiàn)距離向高分辨。距離分辨率只與發(fā)射信號帶寬有關，帶寬越大，距離分辨率數(shù)值越小，分辨率越高。

本雷達發(fā)射波形最大掃頻帶寬B=12 MHz，理想距離分辨率為

(5)

當目標回波延時td，如圖1所示有效帶寬降為

(6)

式中，Tr為脈沖寬度。

圖1 雷達波形

考慮了回波延時的影響后，目標距離分辨率為

(7)

從式(7)可以計算得到雷達在不同的探測距離上有不同的距離分辨率，且距離越遠，分辨率越差。表1給出了系統(tǒng)設計的模式參數(shù)。

表1 模式參數(shù)

2 頻域脈沖壓縮FPGA實現(xiàn)

2.1 系統(tǒng)結構與MATLAB驗證

在FPGA設計實現(xiàn)之前，為了驗證硬件電路的可實現(xiàn)性，以及提高開發(fā)的效率和正確性，先進行對應MATLAB代碼的實現(xiàn)以及仿真。

首先介紹設計實現(xiàn)的主要結構，圖2為FPGA系統(tǒng)設計框圖。虛線框左右兩側為FPGA系統(tǒng)的外圍模塊，虛線框左側是來自模擬前端的AD采集模塊得到的中頻數(shù)字信號，虛線框右側模塊則表示將脈壓輸出結果數(shù)據(jù)導入DSP中進行方位向壓縮，從而實現(xiàn)數(shù)據(jù)的距離與方位解調，得到SAR的點目標成像。而兩個虛線框部分則是FPGA系統(tǒng)算法處理部分，四模式雷達數(shù)字接收機的脈沖壓縮有兩大模塊：數(shù)字下變頻和匹配濾波模塊。

圖2 FPGA系統(tǒng)模塊框圖

其中，數(shù)字下變頻模塊包括了正交混頻、FIR濾波器、CIC濾波器[6]，匹配濾波模塊包括了FFT、四模式復數(shù)混頻、IFFT模塊。

接下來介紹雷達系統(tǒng)的詳細工作流程，模擬前端選擇了某一種工作模式后，將會給電路板一個模式選擇信號控制其工作，然后再根據(jù)該信號來控制FPGA內(nèi)部的濾波器參數(shù)以及對應模式的匹配濾波函數(shù)。根據(jù)模式1的波形參數(shù)特性，在模塊輸入設計了32 768點的回波信號?；夭ㄐ盘枮槊}沖體制的線性調頻信號，帶寬為12 MHz，載波頻率為60 MHz。由于輸入回波過采樣，無法進行如此大量數(shù)據(jù)的頻域匹配濾波，于是對其進行下變頻處理。設計的信號采樣率為48 MHz，對載頻為60 MHz的信號進行采樣，由于采樣對頻譜造成的周期延拓，在頻譜窗內(nèi)得到的頻譜為6～18 MHz的掃頻，以及采樣帶來其他頻帶的信號，如圖3所示。

經(jīng)過采樣后，再將信號進行基帶搬移，采用12 MHz的數(shù)字本振，對實信號采樣的單路信號，進行正交混頻變成I，Q兩路，此時再通過一個低通濾波器濾除混頻產(chǎn)生的高頻分量，得到基帶信號并同時消除鏡像頻率。

圖4為MATLAB仿真數(shù)字下變頻得到的結果，圖4(a)為數(shù)字下變頻前的模擬端回波信號經(jīng)過48 MHz AD采樣后的數(shù)字信號頻譜，圖4(b)為數(shù)字下變頻后得到的基帶信號頻譜。

圖3 頻帶搬移示意圖

(a)AD采集后回波頻譜

(b)基帶回波頻譜圖4數(shù)字下變頻前后信號觀察

得到基帶信號后，為了滿足硬件實現(xiàn)的要求，將處理的數(shù)據(jù)量降低，再進行4倍抽取處理，得到基帶的采樣率為12 MHz的信號。

再經(jīng)過頻域方法的匹配濾波處理，先對基帶信號進行FFT得到頻域信號，匹配函數(shù)進行FFT得到其頻域信號，再將兩者進行頻域復數(shù)乘法，最后經(jīng)過IFFT處理得到脈沖壓縮結果[7]，圖5(a)～(d)分別為模式1～4的MATLAB脈壓仿真結果。

(a)模式1

(b)模式2

(c)模式3

(d)模式4圖5脈壓仿真四模式結果對比

從圖5可以看出，模式1和模式2的4 dB主瓣尖銳，模式3和模式4主瓣則依次變寬，表明模式1和模式2分辨率相對模式3和模式4較高；另一方面，由于各模式掃頻斜率的不同，造成其旁瓣疏密不同。MATLAB結果驗證了系統(tǒng)的正確性，下面進行FPGA模塊搭建。

2.2 FPGA框架搭建

在MATLAB仿真驗證之后，再進行FPGA硬件編程。FPGA設計相比MATLAB算法驗證，還需要考慮硬件電路的其他模塊接口以及數(shù)據(jù)流控制、資源使用等問題。其中，數(shù)字下變頻包括了模式選擇模塊、回波模擬模塊、NCO本振正交混頻模塊、FIR濾波器模塊、CIC抽取濾波器模塊。通過FPGA中的IP核調用以及各模塊的連線調試，得到正確的基帶脈內(nèi)掃頻信號，并實現(xiàn)4倍降速。

其中，F(xiàn)IR濾波器的作用是濾除正交混頻后帶來的高頻信號，以得到正確的基帶頻譜[8]。對于不同模式設計了不同參數(shù)的濾波器，即圖2中的四模

式FIR，F(xiàn)IR濾波器系數(shù)通過MATLAB中的FDA Tool生成。

2.3 基帶頻域數(shù)字脈沖壓縮

數(shù)字脈沖壓縮的實現(xiàn)方法可分為時域法和頻域法，時域法主要對接收信號作復相關運算，在時域完成匹配濾波。時域法適合處理數(shù)據(jù)量小的脈沖壓縮，對于數(shù)據(jù)量大、實時性要求高的脈沖壓縮處理，頻域法更為適合[9-10]。在Quartus平臺下，為了完成基帶信號的匹配濾波算法，主要運用到的是軟件內(nèi)置的FFT(IFFT)的IP核模塊、ROM模塊?；鶐盘柫魍ㄟ^FIFO控制讀寫，將第一幀8 192點數(shù)據(jù)信號送進FFT模塊中。當一幀數(shù)據(jù)輸入結束后，經(jīng)過一段時間的FFT計算得到FFT結果，即基帶回波信號的頻譜，再根據(jù)模式選擇信號選擇對應模式匹配函數(shù)輸出與基帶回波信號的頻譜進行復數(shù)混頻?；祛l結果再輸入到最后一個模塊，即IFFT模塊，IFFT模塊輸出的結果就是脈沖壓縮最終結果。下面給出基帶匹配濾波Verilog實現(xiàn)的程序流程圖，如圖6所示。

圖6 基帶脈沖壓縮Verilog程序流程圖

3 FPGA系統(tǒng)仿真與測試

3.1 RTL仿真結果分析

在實現(xiàn)FPGA框架搭建實現(xiàn)后，再進行FPGA電路的功能仿真(RTL級行為仿真)，通過testbench文件對工程進行激勵并仿真運行得到數(shù)據(jù)結果。圖7為通過Modelsim軟件得到的電路RTL仿真結果。設置的仿真模式為模式1，F(xiàn)FT與IFFT的點數(shù)為8 192點，點目標位置為x=10 000 m。

可以看出仿真得到的脈壓結果與MATLAB仿真結果一致，信噪比較高，且峰值的位置與設定目標位置一致。

(a)MATLAB仿真結果

(b)RTL仿真結果圖7FPGA脈壓結果信號與MATLAB仿真對比

3.2 板級測試結果分析

通過Modelsim的仿真結果可以看出，測試信號通過系統(tǒng)得到了目標信息，下面通過Quartus平臺的工具Signal Tap II Logic Analyzer將Verilog全編譯得到的.sof文件下載到SAR系統(tǒng)信號處理板的FPGA芯片中，進行板級仿真。

模式1通過MATLAB計算產(chǎn)生回波數(shù)據(jù)導入FPGA中的只讀存儲器ROM中的與RIGOL DG4162信號發(fā)生器產(chǎn)生的模擬回波信號，兩種回波信號方案分別進行板級測試。測試系統(tǒng)選擇為模式1，測試回波信號同樣為模式1信號，設置的目標x=10 000 m，帶寬為12 MHz，另外信號發(fā)生器產(chǎn)生的模擬信號需要經(jīng)過進行AD采集模塊才得到數(shù)字信號。

圖8為Signal Tap II得到的脈壓結果，即為板級仿真的脈沖壓縮結果，圖8(a)為存儲器ROM模擬回波得到的脈壓結果，圖8(b)為信號發(fā)生器產(chǎn)生的模擬信號進行AD采集得到的脈壓結果，均得到了點目標x=10 000 m的距離信息。

(a)存儲器ROM模擬回波脈壓結果

(b)信號發(fā)生器模擬回波脈壓結果圖8板級仿真Signal Tap數(shù)據(jù)捕捉結果頻譜

從圖8(a)可以看出，存儲器模擬的數(shù)字回波得到的結果很接近RTL仿真結果，但是由于電路板實測原因信噪比有一定程度的損失。而圖8(b)是信號發(fā)生器模擬信號的回波得到的結果，由于回波信號來自于信號發(fā)生器則噪聲比前者更多，但信號發(fā)生器的數(shù)據(jù)更加接近實際接收回波。下面將信號發(fā)生器測試的數(shù)據(jù)對x=10 000 m的各個脈沖壓縮質量與MATLAB仿真結果進行對比統(tǒng)計，如表2所示，其中MAT表示MATLAB仿真結果，Sig表示Signal Tap II捕捉結果。

表2 FPGA設計模式誤差分析

從Signal Tap II捕捉結果參數(shù)看，主瓣寬度誤差很小，得到了理想的結果。

4 結束語

本文針對合成孔徑雷達系統(tǒng)距離向的點目標探測，提出了一種多模式脈沖壓縮的設計方案。設計方案通過NCO數(shù)字本振、FIR濾波器、CIC濾波器等模塊完成數(shù)字下變頻，通過FFT以及ROM等模塊完成基帶信號匹配濾波。并通過RTL仿真以及板級實驗進行了驗證，都滿足FPGA芯片的資源限制要求，實現(xiàn)了點目標的反演并達到了理想的距離分辨率。然而，僅僅距離向的解調并沒有完成雷達系統(tǒng)的所有任務。因此，接下來的工作就在于方位向匹配濾波的實現(xiàn)，完成整個合成孔徑雷達系統(tǒng)的硬件設計。

[1]蔡永俊,張祥坤,姜景山. 調頻連續(xù)波合成孔徑雷達回波建模與信號分析[J]. 電波科學學報, 2015, 30(6):1158-1162.

[2]孫兵,周蔭清,李千池,等.環(huán)掃SAR的快速聚焦成像算法[J].北京航空航天大學學報, 2007, 33(7):803-806.

[3]喻黎霞,王輝,周計文. 基于軟件無線電的數(shù)字下變頻原理和實現(xiàn)[J]. 微處理機, 2008, 29(4):189-191.

[4]伍小保,王冰,陶玉龍.基于FPGA多通道多帶寬多速率DDC設計[J].雷達科學與技術, 2016, 14(4):403-410. WU Xiaobao, Wang Bing, TAO Yulong. Multi-Channel Multi-Bandwidth and Multi-Rate DDC Design Based on FPGA[J]. Radar Science and Technology, 2016, 14(4):403-410.(in Chinese).

[5]高西全,丁玉美.數(shù)字信號處理[M].3版.西安：西安電子科技大學出版社, 2008.

[6]關濤,朱運航,常文革,等.數(shù)字下變頻與脈沖壓縮系統(tǒng)的設計與實現(xiàn)[J].雷達科學與技術, 2010, 8(2):133-145. GUAN Tao, ZHU Yunhang, CHANG Wenge, et al. Design and Implementation of Digital Down-Conversion and Pulse Compression System[J].Radar Science and Technology, 2010, 8(2):133-145.(in Chinese)

[7]邱麗原. 線性調頻信號脈沖壓縮仿真與分析[J]. 電子科技, 2011, 24(7):117-119.

[8]黃世峰,陳章友,張?zhí)m,等. 多通道雷達數(shù)字接收機數(shù)字下變頻設計[J]. 電子技術應用, 2016, 42(6):46-48.

[9]蘇斌,劉暢. 基于FPGA的脈沖壓縮處理器設計與實現(xiàn)[J]. 電子測量技術, 2014, 37(7):57-61.

[10]高翠翠,林明. 線性調頻脈壓信號的旁瓣抑制方法[J]. 江蘇科技大學學報(自然科學版), 2016, 30(2):151-155.