姜 德，馬游春，王悅凱，劉海霞，吳正洋，王曉娟

（中北大學(xué)電子測試國家重點實驗室儀器科學(xué)與動態(tài)測試教育部重點實驗室，太原030051）

高速數(shù)據(jù)同步存儲系統(tǒng)設(shè)計*

姜 德，馬游春*，王悅凱，劉海霞，吳正洋，王曉娟

（中北大學(xué)電子測試國家重點實驗室儀器科學(xué)與動態(tài)測試教育部重點實驗室，太原030051）

介紹了一種高速同步存儲系統(tǒng)的設(shè)計方案。系統(tǒng)使用NAND Flash構(gòu)建片內(nèi)存儲陣列、同步管理技術(shù)和流水線的設(shè)計方案提高其存儲速度。在Flash的同步模式下的讀、寫技術(shù)基礎(chǔ)上，引入了片內(nèi)Flash陣列管理方法，使整個Flash的存儲速度有了大幅度的提高。同時針對Flash的壞塊檢測問題，引入了片外存儲壞塊地址的方法，提高了系統(tǒng)的壞快檢測效率，保證系統(tǒng)的穩(wěn)定性的同時，最大程度上提升了系統(tǒng)的性能。測試結(jié)果表明，該系統(tǒng)存儲速度快、存儲容量大、可靠性高。

高速存儲器；片內(nèi)FLASH陣列；壞塊管理；同步技術(shù)

高速視頻存儲技術(shù)憑借著其具有存儲容量大、速度高等特點，已經(jīng)被廣泛地應(yīng)用到空中監(jiān)測、水下視頻采集以及陸地上的安防、交通、工業(yè)、教學(xué)等各個領(lǐng)域。而高速視頻存儲對存儲系統(tǒng)的存儲容量和存儲帶寬提出了較高的要求。隨著科技的進步，要求存儲設(shè)備具備體積小、可靠性高、抗沖擊性能高、對實驗環(huán)境適應(yīng)性強等優(yōu)勢［1］。

高速視頻存儲中，存儲器是硬件系統(tǒng)中的不可或缺的記憶設(shè)備，被用來存放數(shù)據(jù)和程序，其按存儲介質(zhì)的不同進行分類，主要可以分為半導(dǎo)體和磁表面兩種存儲器。目前常被用來進行數(shù)據(jù)存儲的介質(zhì)主要是半導(dǎo)體存儲器，具體有RAM、SDRAM等，RAM的容量小，難以滿足海量視頻數(shù)據(jù)的存儲；SDRAM作為一種從RAM衍變出來的存儲介質(zhì)，雖然速度快，但是掉電易丟失，常被用來緩存大容量數(shù)據(jù)，而不適合進行高速視頻數(shù)據(jù)的存儲。Flash則能彌補它們不足之處，選用高性能的Flash也能滿足高速存儲的要求。

1 高速數(shù)據(jù)同步存儲系統(tǒng)總體設(shè)計方案

現(xiàn)在市面上使用的大部分NAND Flash芯片存在存儲容量小、寫入速度低等缺點，而當前主流的存儲模塊多采用多片F(xiàn)lash并行的思想來提高存儲速度［2-3］，這樣不僅造成了布線困難，而且PCB空間擁擠。本文采用的Flash具有容量大的優(yōu)點，同時利用其同步設(shè)計技術(shù)，使其速度能滿足視頻數(shù)據(jù)信息存儲的要求，實現(xiàn)高速存儲。同時其體積小、重量輕、可靠性高，使其能適應(yīng)比較惡劣的實驗環(huán)境，因此在航空航天等領(lǐng)域被廣泛應(yīng)用。

本系統(tǒng)構(gòu)建的高速數(shù)據(jù)采集系統(tǒng)采用的Flash，充分利用了其單片存儲容量大和存儲速度快等特點，大幅度節(jié)省了系統(tǒng)PCB空間，降低了布線的難度。系統(tǒng)中的NAND Flash的單片的存儲容量為16 GB，采用同步控制和流水線控制的設(shè)計方法能實現(xiàn)高速數(shù)據(jù)存儲，其單片F(xiàn)lash理論最高速度為166 MT/s的寫入和讀取速度，能滿足本系統(tǒng)中視頻存儲的要求。利用高性能的Xilinx Spartan6 FPGA作為系統(tǒng)核心控制單元，Camera Link接口技術(shù)實現(xiàn)對CMOS相機的高速視頻數(shù)據(jù)傳輸，通過高速FIFO緩存技術(shù)將視頻數(shù)據(jù)存儲于Flash中［4］。同時本系統(tǒng)構(gòu)建了壞塊信息實時存儲的設(shè)計方法，在很大程度上節(jié)省了程序中壞塊檢測占用的時間，提高了Flash的寫入速度，保證了存儲的可靠性，提高了整個系統(tǒng)的靈活性。

1.1 系統(tǒng)整體硬件架構(gòu)

該系統(tǒng)CMOS相機在開始進行正常的視頻數(shù)據(jù)的采集之前需要進行一些相關(guān)的配置工作，在本次設(shè)計中事先將配置信息通過Verilog語言的編程寫在FPGA內(nèi)部，整個系統(tǒng)上電之后，首先FPGA通過Camera Link接口的串行信號線將配置信息發(fā)送給CMOS相機，然后高速視頻采集卡開始進行視頻數(shù)據(jù)的采集。將采集完的視頻數(shù)據(jù)經(jīng)過FPGA的一系列相關(guān)視頻數(shù)據(jù)處理之后存儲到NAND Flash里面［5］，最終通過地面讀數(shù)裝置將Flash里面的視頻數(shù)據(jù)通過千兆以太網(wǎng)接口傳輸?shù)缴衔粰C上，在上位機上進行實時觀測。

圖1 系統(tǒng)整體框圖

1.2 系統(tǒng)存儲設(shè)備的設(shè)計

本系統(tǒng)中的采用的視頻存儲單元為鎂光Flash的MT29F128G08AUCBB芯片［6］，其內(nèi)部結(jié)構(gòu)如圖2所示，該芯片能實現(xiàn)的同步存儲技術(shù)特點如下：在同步模式下其驅(qū)動信號為CLK端口，W/R控制讀、寫方向，R/B輸出為內(nèi)部獨立單元（Target）的busy/ready狀態(tài)反饋，其中芯片內(nèi)部的LUN為其最小的獨立單元，每個單元LUN具有雙plane，大小為2 Gbyte，因此設(shè)計中采用了Multi-LUN與Multi-Planed的控制方法來提高傳輸效率，實現(xiàn)片內(nèi)陣列。Target1（2）和Target3（4）共用數(shù)據(jù)傳輸端口，因此單獨的Target可結(jié)合Flash傳統(tǒng)的流水線技術(shù)來提高整體的速度。

圖2 MT29F128G08AUCBB內(nèi)部結(jié)構(gòu)

如圖3為Flash DDR寫數(shù)據(jù)時序圖，該型號Flash的同步存儲技術(shù)具有DDR讀取和寫入數(shù)據(jù)的高速傳輸特性，其在DQS信號的每個上升沿和下降沿都能傳輸數(shù)據(jù)，因此設(shè)計中保持CLK信號和DQS信號同步就能實現(xiàn)其高速的數(shù)據(jù)傳輸模式，理論速度能達到166 Mbyte/s。本系統(tǒng)利用其本身具有的高速傳輸特性、Multi-LUN、Multi-Plane、以及流水線的設(shè)計思路，可以構(gòu)建兩大Flash存儲模式：單片的鎂光Flash可以以內(nèi)部LUN為單位構(gòu)建如圖4的存儲系統(tǒng)類似于八片2 GB（LUN）Flash陣列，每次可寫入一個字節(jié)長度的數(shù)據(jù)（模式1）和圖5中2 Gbyte（LUN）4片F(xiàn)lash陣列，每次可寫入兩個字節(jié)長度的數(shù)據(jù)（模式2）；該鎂光Flash芯片的寫數(shù)據(jù)Multi-Plane的緩存時間為51μs，而Flash頁編程時間為230μs，因此其最快速度為5個獨立單元（LUN）的陣列，而此芯片中擁有8個獨立單元（LUN），在設(shè)計上完全能實現(xiàn)單片的高速數(shù)據(jù)傳輸。

圖3 同步DDR寫數(shù)據(jù)模式時序?qū)崿F(xiàn)

圖4 同步流水線設(shè)計實現(xiàn)（模式1）

圖5 同步流水線設(shè)計實現(xiàn)（模式2）

由于Flash芯片出廠時帶有壞塊，在使用過程中也會產(chǎn)生壞塊［7］，因此為了保證數(shù)據(jù)存儲的可靠性和存儲的速度，本系統(tǒng)的壞塊管理采用實時存儲壞塊地址的方法，將Flash壞塊地址按順序保存在Flash的最后一塊。上電后將壞塊地址信息讀取到FPGA構(gòu)建的Flash控制模塊的FIFO中，同時本設(shè)計考慮到其高速存儲采用的為Multi-Plane和Multi-LUN的設(shè)計方法，因此壞塊信息為4個目標相與，保證在一個寫入數(shù)據(jù)或者讀取數(shù)據(jù)循環(huán)中只進行一次壞塊判斷［8］，以此節(jié)省大量的壞塊檢測時間，每一次壞塊判斷成功后，其對應(yīng)FIFO地址加一。

1.3 Flash的程序設(shè)計

該系統(tǒng)的主控芯片為FPGA Spartan6，其內(nèi)部RAM為3 096 Kb，CMOS相機輸出的視頻數(shù)據(jù)經(jīng)過Camera link接口在FULL模式的傳輸下以每個像素時鐘傳輸64 bit的數(shù)據(jù)的速度下，其中像素時鐘為40 MHz，傳輸給FPGA進行數(shù)據(jù)處理，F(xiàn)PGA將處理之后的視頻數(shù)據(jù)發(fā)送給Flash芯片存儲，然后經(jīng)過千兆以太網(wǎng)傳輸給上位機進行視頻數(shù)據(jù)顯示。為滿足系統(tǒng)存儲的可靠性，F(xiàn)lash在寫入數(shù)據(jù)和讀取數(shù)據(jù)時內(nèi)部的控制信號CLK采用80 M時鐘驅(qū)動，控制程序使用4X80M的系統(tǒng)時鐘作為Flash控制程序的激勵源，保證在讀、寫數(shù)據(jù)時DQS和CLK同步，實現(xiàn)DDR模式數(shù)據(jù)的存取，控制方法采用模式2，圖6為其控制Flash的寫數(shù)據(jù)的程序框圖，當Flash的圖像寫入量達到一定數(shù)據(jù)量時結(jié)束寫操作，開始通過地面讀數(shù)裝置讀取Flash內(nèi)部數(shù)據(jù)，通過以太網(wǎng)接口和上位機通信，進行圖像顯示。

圖6 Flash程序框圖

2 系統(tǒng)調(diào)試和測試

在實驗室環(huán)境下，按照圖7所示搭建測試平臺對整個系統(tǒng)進行測試，對CMOS相機產(chǎn)生的信號進行采集和存儲，高性能的FPGA對信號進行處理后存儲到Flash內(nèi)部，存儲時間持續(xù)5 s。采集結(jié)束后，從Flash內(nèi)部陣列中讀取數(shù)據(jù)，通過千兆以太網(wǎng)接口上傳到PC機中，在PC機中對存儲的數(shù)據(jù)進行解碼、顯示。

圖7 系統(tǒng)測試平臺

2.1 實時存儲驗證

通過圖像的顯示和實際環(huán)境進行對比，分析整個系統(tǒng)的性能。其圖像顯示如圖8所示，由結(jié)果可得，整個系統(tǒng)圖像采集穩(wěn)定可靠。

圖8 測試圖像顯示

3 結(jié)束語

本文采用的FPGA、NAND Flash內(nèi)部陣列以及同步存儲模式構(gòu)建高速視頻數(shù)據(jù)的存儲系統(tǒng)，實現(xiàn)了微型化的Flash陣列，克服了以往多片F(xiàn)lash陣列體積大的缺點。采用了壞塊信息存儲的檢測方法，縮短了程序檢測壞塊的時間，優(yōu)化了連續(xù)寫入數(shù)據(jù)的速度。

實驗表明，該高速存儲系統(tǒng)具有體積小、可靠性高的特點，可以作為視頻高速數(shù)據(jù)實時存儲系統(tǒng)和數(shù)據(jù)回收系統(tǒng)，可滿足高速視頻的數(shù)據(jù)存儲要求。

［1］丁寧.高速視頻存儲技術(shù)的研究［D］.太原：中北大學(xué)儀器與電子學(xué)院，2014.

［2］王靜，馬婷婷，杜科，等.基于FLASH陣列的高速存儲系統(tǒng)設(shè)計［J］.制導(dǎo)與引信，2014，35（S2）：1671-0576.

［3］舒文麗，吳云峰，孫長勝，等.基于NAND Flash的海量存儲器設(shè)計［J］.電子器件，2012，35（1）：107-110.

［4］韓帥，馬游春，秦麗，等.基于FULL型Camera Link的高清彩色圖像采集系統(tǒng)設(shè)計［J］.電子技術(shù)應(yīng)用，2014，40（6）：258-7998.

［5］任勇峰，張凱華，程海亮.基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)設(shè)計［J］.電子器件，2015，38（1）：135-139.

［6］Micron.MT29F128G08AUCBBNAND Flash Memory Data Sheet.

［7］張勝勇，高世杰，吳志勇，等.基于FPGA的NAND FLASH壞塊處理辦法［J］.計算機工程，2010，36（6）：239-241.

［8］候佳娜，姚愛琴，孫運強.提高FLASH存儲系統(tǒng)速度和安全性的研究［J］.儀表技術(shù)，2009（12）：45-47.

姜 德（1992-），男，漢族，湖南，中北大學(xué)，碩士研究生，主要研究方向為高速數(shù)據(jù)采集與存儲，電子測試儀器與系統(tǒng)，397735504@qq.com；

馬游春（1977-），男，漢族，江蘇，中北大學(xué)，副教授，主要研究方向為測試計量技術(shù)與儀器，電子測試儀器與系統(tǒng)，879406889@qq.com。

The Design of Data Storage System with High-Speed Synchronous Mode*

JIANG De，MA Youchun*，WANG Yuekai，LIU Haixia，WU Zhengyang，WANG Xiaojuan
（National Key laboratory for Electronic Measure，Ement Technology，Key Laboratory of Instrumentation Science&Dynamic Measurement of Ministry of Education，North University of China，Taiyuan 030051，China）

A high-speed synchronous storage system design is progresed.The system uses NAND Flash chip to build storage arrays，synchronization management technology and design of the pipe line to improve its speed. Based on read and write technology at Flash synchronous mode，a method of the Flash array management is intro?duced，so that the entire Flash memory speed has been greatly improved.While for the Flash bad block detection problem，the introduction of off-chip memory bad block address methods to improve the efficiency of the system to detect bad block，ensures the stability of the system while improving the performance of the system to maximum extent.The test results show that the system exhibits its memory speed，large storage capacity and high reliability.

high-speed memory；FLASH array on chip；bad block management；synchronization skill

TP274

A

1005-9490（2016）06-1421-04

1265D

10.3969/j.issn.1005-9490.2016.06.027

項目來源：國家自然科學(xué)基金項目（61275166）

2015-12-17 修改日期：2016-01-30