?

低能耗、高質量的汽車半導體技術

低能耗、高操作性能、高質量的汽車電子技術需要采用好的工程方法（使用精確的模型APL、CMM等）來實現(xiàn)。動態(tài)壓降影響產品的耗能量、實時性以及可靠性。因此，新設計的產品是否能夠正確判斷電壓突變的點并確定適當?shù)挠嬎銋?shù)，關鍵是其模型的準確度。研究了英飛凌公司對半導體精度的要求，基于絕對電壓水平建立了動態(tài)電壓降的蝕刻流程，該流程影響傳輸數(shù)據(jù)的完整性、實時性和對信號噪聲的抗干擾性，分析如何對不同可靠性問題進行檢查和修復。

靜態(tài)電壓降基于平均電流，取決于所設計的開關狀態(tài)。而動態(tài)電壓降基于瞬時電流，依賴于向量算法。動態(tài)電壓降的分析可用于評估大量電路同時接通導致峰值電流所引起的電壓降。

在評估影響動態(tài)和靜態(tài)電壓降的信號時，應區(qū)分信號切換和信號靜態(tài)兩種情況。電壓降導致轉換延遲和轉換速率變化，最終使硅芯片性能降低，甚至失效。噪聲不僅可以通過芯片在空間上傳播，而且隨時間不斷變化，降低信號噪聲幅值更易導致芯片發(fā)生故障，同時增加失效的概率。電源噪聲傳輸至信號線路會導致故障。

高精度定義動態(tài)電壓降，會使設計風險和成本降到最低，更關鍵的是確保設計產品的可靠性。創(chuàng)建了Silicon和Spice模擬算法相關的參考系統(tǒng)。

（1）Silicon的相關性。使用專門設計的傳感元件（SE）實現(xiàn)Silicon相關設計，其包括兩個放大器，分別對VDD和VSS干線的電壓進行抽樣，并在觸發(fā)脈沖輸入的上升邊沿將動態(tài)干線電壓VDD/ VSS與外部參考電壓VDD_ref/ VSS_ref相比較。由行和列輸出的信號選擇傳感器。傳感器、晶體管和電容式放大器共同組成低通濾波器，其中輸入信號由傳感器接收，可防止由高頻電壓峰值下降波形導致模型的不準確重建。

（2）Spice的相關性。其與Silicon的相關性類似。將設計與Spice模擬相結合。用Spice模擬算法計算單一元素（模型），并根據(jù)其進行半導體芯片的設計。Spice模擬算法是最為普遍的電路級模擬程序，由美國加州Berkeley大學開發(fā)。

網址：http://dx.doi.org/10.1145/ 2744769.2747909

作者：Ajay Kashyap et al

編譯：朱會