［解鴻國(guó) 顏菱］

新型高線性CMOS可編程電流模放大器設(shè)計(jì)

［解鴻國(guó) 顏菱］

針對(duì)傳統(tǒng)CMOS電流乘除法器存在線性度不高、工作頻率低等缺點(diǎn)，提出了一種以平方根電路、平方/除法器電路為核心的基于MOS管跨導(dǎo)線性原理的新型高頻高線性CMOS電流模乘/除法器，并在此基礎(chǔ)上提出一種新型高頻高線性CMOS可編程電流模放大器，在TSMC 0.35μmCMOS集成工藝下進(jìn)行HSPICE仿真測(cè)試表明：該乘除法器電路在3V電源電壓下，-3dB帶寬可達(dá)到35.1 MHz，非線性誤差為0.85%。提出的電流模放大器電路，與傳統(tǒng)的電流放大器相比線性度提高了 ，精度提高了，并且采用了相對(duì)更先進(jìn)的0.35μmCMOS工藝，可節(jié)約芯片面積。

平方根電路 平方/除法器電路 乘法器/除法器 放大器

解鴻國(guó)

2012年畢業(yè)于廣西師范大學(xué)電路與系統(tǒng)專業(yè)，國(guó)家知識(shí)產(chǎn)權(quán)局專利局專利審查協(xié)作廣東中心助理研究員， 碩士，研究方向?yàn)樽詣?dòng)控制以及集成電路設(shè)計(jì)及其應(yīng)用。

顏菱

2012年畢業(yè)于中科院，國(guó)家知識(shí)產(chǎn)權(quán)局專利局專利審查協(xié)作廣東中心助理研究員，碩士。

隨著電流模放大器的發(fā)展，CMOS電流模放大器的研究和開(kāi)發(fā)已逐漸成為主流趨勢(shì)。1975年，英國(guó)學(xué)者Barrie Gilbert基于三極管的環(huán)路提出了跨導(dǎo)線性電路原理。1991年，由Seevinck 和Wiegerink 提出了MOS管的跨導(dǎo)線性原理。近年來(lái)一些基于MOS管跨導(dǎo)線性原理而設(shè)計(jì)的CMOS電流模式乘法器已見(jiàn)于報(bào)道［1～7］。文獻(xiàn)［4］中Cruz-Blas等人設(shè)計(jì)出一種基于簡(jiǎn)單的電壓到電流轉(zhuǎn)換器單元的乘/除法器，該電路帶寬有限，僅為5.5MHz，限制了其使用范圍。文獻(xiàn)［5］中Tanno等學(xué)者提出一種基于MOS管飽和區(qū)平方律特性設(shè)計(jì)而成的電流乘法器，該電路要求提供5V的電源電壓，電路的功耗大、線性度不好、工作頻率也不高。文獻(xiàn)［6］中Gravati等人采用弱反型區(qū)MOS管的跨導(dǎo)線性環(huán)路設(shè)計(jì)了一種電流乘法器，該電路帶寬僅有200kHz，輸出電流信號(hào)范圍也很窄，使用范圍受到了限制。文獻(xiàn)［7］中Lopez-Martin等學(xué)者設(shè)計(jì)了一種基于電壓跨導(dǎo)線性環(huán)路的電流模式乘/除法器，該電路工作電壓較高、功耗大、帶寬較窄。本文針對(duì)傳統(tǒng)的CMOS電流乘法器存在線性度不高、工作頻率低等缺點(diǎn)，提出一種以平方根、平方/除法器電路為核心的基于跨導(dǎo)線性原理而設(shè)計(jì)的新型高頻高線性CMOS電流模乘/除法器，并基于提出的新型高頻高線性CMOS電流模乘/除法器電路提出一種可編程電流放大器電路，該電路可用于模擬調(diào)制器、分相器、濾波器［8］等。對(duì)于集成電路設(shè)計(jì)工程師來(lái)說(shuō)，它可以作為一個(gè)非常有用的基本模塊電路。

1　電路工作原理

1.1電流模乘/除法器電路

由平方根和平方/除法器電路組成的乘/除法器電路原理框圖如圖1所示［1，2］。其中Ix和Iy是平方根電路的輸入電流，平方根電路的輸出表達(dá)式如下：

將電流Isr作為平方/除法器電路的一個(gè)輸入，再加一個(gè)輸入電流Iw，則輸出電流如公式（2）所示，

這樣通過(guò)平方根電路和平方/除法電路級(jí)聯(lián)實(shí)現(xiàn)輸出電流Iout由3個(gè)輸入電流Ix、Iy和Iw的乘、除法關(guān)系來(lái)表達(dá)。

圖1　乘/除法器電路的簡(jiǎn)化框圖

為了實(shí)現(xiàn)乘/除法器電路，必須首先設(shè)計(jì)平方根和平方/除法器電路。平方根和平方/除法器電路可以由層疊的電壓跨導(dǎo)線性環(huán)路（VTL）作為基本電路去實(shí)現(xiàn)［3］。如圖2所示為平方根單元電路。

圖2　平方根單元

對(duì)于圖2，假定MOS管M1和M2的寬長(zhǎng)比滿足β1=β2=β，M3和M4的寬長(zhǎng)比滿足β3=β4=2β，這里的β是MOS管的跨導(dǎo)參數(shù)，由電壓跨導(dǎo)線性環(huán)路（VTL）原理可得，

忽略MOS管的二階效應(yīng)，工作在飽和區(qū)的MOS管的漏電流ID為：

將式（4）計(jì)算得到VGS，代入式（3），假定每個(gè)MOS管的閾值電壓VTH都是一樣的，則：

將（5）式兩邊分別平方，可以得到新的等式如下：

由圖2可以看出，MOS管M3和M4的漏電流是一樣的，即I3=I4。

在圖2的輸出端使用KCL定律，并結(jié)合（6）式，就可以得到下面的等式，

公式（7）表明了圖2所示電路實(shí)現(xiàn)了電流模平方根功能。因而，如果I1和I2是輸入電流，輸出電流是I5的副本，就可以得到平方根電路。圖2電路的逆運(yùn)算過(guò)程即為平方/除法器電路。

1.2提出的電流模乘/除法器電路

根據(jù)圖1所示的整體電路設(shè)計(jì)原理，以圖2的平方根單元電路及其逆運(yùn)算電路平方/除法器單元電路為基礎(chǔ)，進(jìn)行電路設(shè)計(jì)，實(shí)現(xiàn)了電流模式的平方根電路（圖3）和電流模式的平方/除法器電路（圖4），再將圖3和圖4電路連接起來(lái)，最終實(shí)現(xiàn)了電流模式的乘/除法器電路，如圖5所示。在圖5所示電路中，其中平方根電路是由MOS晶體管Ma1-a18組成的，輸入電流信號(hào)Ix從MOS管Ma12的漏端加入，Iy從MOS 管Ma7的漏端加入，實(shí)現(xiàn)了輸入電流信號(hào)Ix和Iy的平方根運(yùn)算，得到了這一部分的輸出電流信號(hào)個(gè)電流信號(hào)作為了平方/除法器電路的一個(gè)輸入信號(hào)。平方/除法器電路是由MOS晶體管Mb1-b18組成的，輸入電流信號(hào)Iw通過(guò)MOS管Mb12的漏端加入，實(shí)現(xiàn)了電流信與電流信號(hào)Iw的平方、除法運(yùn)算，最終電流信號(hào)通過(guò)MOS管Mb8的漏端輸出，得到了輸出電流信號(hào)Iout，最終實(shí)現(xiàn)了電流信號(hào)的乘除法運(yùn)算功能，即Iout=IxIy/Iw，由上述提出的CMOS電流乘除法器電路的輸出電流，如果把Ix作為輸入信號(hào)電流Iin，Iy和Iw分別用IA和IB表示，則有新的輸出電流表達(dá)式，通過(guò)調(diào)節(jié)電流

IA和IB的大小，即可以實(shí)現(xiàn)可編程電流放大器，實(shí)現(xiàn)了增益可電調(diào)諧的電流放大器。

圖3　電流模平方根電路

圖4　電流模平方/除法器電路

圖5　提出的電流模乘/除法器電路

2　仿真結(jié)果

為了驗(yàn)證提出的電路的正確性，采用TSMC0.35μmCMOS（level 49）集成工藝，對(duì)提出的乘/除法器電路進(jìn)行HSPICE仿真分析。仿真電源電壓為3V。當(dāng)電流Ix、Iy和Iw分別偏置為2μA 、2μA 和8μA時(shí)，電源的總靜態(tài)功耗為202.68μW 。

在圖5電路中，采用HSPICE進(jìn)行仿真，當(dāng)電流Iy和Iw分別取10μA 和5μA ，即IA是IB的兩倍時(shí)，輸入電流Iin從0到20μA掃描變化。經(jīng)過(guò)仿真，得到的信號(hào)波形如圖6所示。由仿真波形可以觀察到，電路實(shí)現(xiàn)了電流放大器的功能。經(jīng)分析，輸入電流Iin在4～16μA變化時(shí)，輸出信號(hào)的線性度較好。因此，輸出電流Iout是隨著輸入電流Iin成比例變化的，并且還與電流IA和IB之間的比例有關(guān)。

圖6　電流放大器的直流傳輸特性

3　結(jié)語(yǔ)

本文提出了一種以平方根電路、平方/除法器電路為核心電路，基于跨導(dǎo)線性原理而設(shè)計(jì)的新型CMOS電流模乘/除法器電路。該電路在電路拓?fù)浣Y(jié)構(gòu)和元件參數(shù)保持不變的情況下，通過(guò)對(duì)輸入、輸出信號(hào)的選擇，可以實(shí)現(xiàn)電流模式乘/除法器以及可編程的電流放大器，HSPICE仿真結(jié)果表明：與傳統(tǒng)的電流模式乘/除法器相比，該電路具有線性度好、帶寬寬、精度高、功耗低等優(yōu)點(diǎn)。提出的可編程放大器電路可用于模擬調(diào)制器、分相器、濾波器等。因此，本文提出的放大器器電路可以作為一個(gè)基本的設(shè)計(jì)模塊，在CMOS電流模式電路中得到應(yīng)用。

1 Lopez-Martin A J，Carlosena A. Design of MOS-translinear multiplier/dividers in analog VLSI［J］.VLSIDesign Journal，2000，11（4）：321-329

2 Lopez-Martin A J，Carlosena A. A versatile 1.5V currentmode CMOS analog multiplier/divider circuit［C］//The 15th

3 European Conference on Circuit Theory and Design. Espoo，F(xiàn)inland：IEEE Press， 2001：89-92

4 Lopez-Martin A J，Carlosena A. Systematic design of companding systems by component substitution［J］.Analog Integrated Circuits and Signal Processing，2001，28：91-106. De La Cruz-Blas C A，Lopez-Martin A J，Carlosena A. 1.5V four-quadrant CMOS current multiplier/divider［J］.Electronics Letters，2003，39（5）：434-436

5 Tanno K， Ishizuka O， Tang Z. Four-quadrant CMOS currentmode multiplier independent of device parameters［J］.IEEE Trans.Circuits Syst.II，Exp.Briefs，2000，47（5）：473-477

6 Gravati M，Valle M，F(xiàn)erri G，et al. A novel current-mode very low-power analog CMOS four quadrantmultiplier［C］// Proceedings of the 31st European Solid-State Circuits Conference.Grenoble，F(xiàn)rance：IEEE Press ，2005：495-498

7 Lopez-Martin A J， Carlosena A. Current-mode multiplier/ divider circuits based on the MOS translinear principle［J］. Analog Integr. Circuits Signal Process，2001，28（3）：265-268

8 宋樹(shù)祥.奇數(shù)階電流模式全通濾波器綜合設(shè)計(jì)［J］.廣西師范大學(xué)學(xué)報(bào)：自然科學(xué)版，2011，29（3）： 9-13

10.3969/j.issn.1006-6403.2016.06.012

（2016-03-20）