呂江萍，胡巧云

（中國(guó)兵器工業(yè)第214研究所，江蘇蘇州215163）

電路設(shè)計(jì)

一種曲率補(bǔ)償?shù)母呔葞痘鶞?zhǔn)源設(shè)計(jì)

呂江萍，胡巧云

（中國(guó)兵器工業(yè)第214研究所，江蘇蘇州215163）

基于CSMC 0.5 μm CMOS工藝，設(shè)計(jì)了一種帶曲率補(bǔ)償?shù)牡蜏仄瘞痘鶞?zhǔn)源。采用折疊式共源共柵放大器反饋結(jié)構(gòu)帶隙基準(zhǔn)源，利用晶體管的VBE與IC的溫度特性產(chǎn)生T1nT補(bǔ)償量，對(duì)傳統(tǒng)的帶隙基準(zhǔn)進(jìn)行曲率補(bǔ)償。仿真結(jié)果表明，在5 V供電電壓下，-40～125℃溫度范圍內(nèi)，基準(zhǔn)電壓的波動(dòng)范圍為1.2715～1.2720 V，溫漂為3.0×10-6/℃，低頻時(shí)電路電源抑制比為-86 dB。

曲率補(bǔ)償；帶隙基準(zhǔn)；折疊式共源共柵

1　引言

在高性能模擬、數(shù)字和電源管理系統(tǒng)中，如A/D、D/A轉(zhuǎn)換器、濾波器、鎖相環(huán)電路以及LDO等中，電路系統(tǒng)的正常工作離不開獨(dú)立于溫度和電源的穩(wěn)定基準(zhǔn)電壓。對(duì)模擬電路系統(tǒng)而言，基準(zhǔn)電壓源的性能直接影響到整個(gè)系統(tǒng)的精度和性能，基準(zhǔn)的任何偏差和噪聲都會(huì)嚴(yán)重影響其他電路的線性度和精度［1］。帶隙基準(zhǔn)源能夠提供低溫度系數(shù)和高電源抑制比（PSRR），是目前各種基準(zhǔn)源結(jié)構(gòu)中運(yùn)用最廣泛的拓?fù)浣Y(jié)構(gòu)。由于一階補(bǔ)償?shù)膸痘鶞?zhǔn)源在-40～125℃溫度范圍內(nèi)的溫度系數(shù)為（30～80）×10-6/℃，為了得到性能更好的帶隙基準(zhǔn)源，必須進(jìn)行高階補(bǔ)償。因此，為滿足系統(tǒng)對(duì)高精度基準(zhǔn)源的需求，開展曲率補(bǔ)償?shù)母呔葞痘鶞?zhǔn)源研究十分必要。

帶隙基準(zhǔn)電路是基于將兩個(gè)具有大小相等、方向相反溫度系數(shù)的電壓相加，而得到與溫度無關(guān)的電壓的原理［2］。其基本原理如圖1所示，負(fù)溫度系數(shù)電壓由襯底三極管的基極-發(fā)射極電壓VBE實(shí)現(xiàn)，其溫度系數(shù)為-2 mV/℃。正溫度系數(shù)由兩個(gè)工作在不同電流密度下的三極管的基極-發(fā)射極電壓差值ΔVBE完成，其溫度系數(shù)為+0.085 mV/℃。將VT乘以常數(shù)K并與VBE相加，得到基準(zhǔn)輸出電壓VREF，如式（1）：

圖1　帶隙基準(zhǔn)源基本原理

2　電路設(shè)計(jì)

2.1一階溫度補(bǔ)償核心電路

帶隙基準(zhǔn)源有兩種實(shí)現(xiàn)方式：一種是電流鏡方式，一種是放大器反饋方式。由于電流鏡方式產(chǎn)生的帶隙基準(zhǔn)精度相對(duì)較低，本文采用放大器反饋結(jié)構(gòu)。傳統(tǒng)的放大器反饋結(jié)構(gòu)帶隙基準(zhǔn)如圖2所示［3］。其中，Q1和Q2是兩個(gè)相同材料的晶體管，但Q1的發(fā)射極面積是Q2發(fā)射極面積的n倍。放大器以VX和VY為輸入，驅(qū)動(dòng)R1和R2（R1=R2）的上端，使得X點(diǎn)和Y點(diǎn)穩(wěn)定在近似相等的電壓，計(jì)算出流過R3的電流，如式（2），通過此電流可以計(jì)算出VREF，取Q1和Q2的比例為8∶1，可以得到式（3）：

圖2　放大器反饋結(jié)構(gòu)帶隙基準(zhǔn)

2.2VBE的溫度特性

根據(jù)相關(guān)文獻(xiàn)的報(bào)導(dǎo)［1，4］，雙極型晶體管的VBE并不是隨溫度線性變化的，其溫度特性可表示為式（4）：

其中：VBG0是溫度為0 K時(shí)外推得到的PN結(jié)二極管電壓；T是絕對(duì)溫度；T0是參考溫度；VBE0是在溫度為T0時(shí)的發(fā)射結(jié)電壓；η是與工藝有關(guān)且與溫度無關(guān)的常數(shù)；α的值與集電極電流IC的溫度特性有關(guān)（當(dāng)IC是與溫度成正比，即PTAT電流時(shí)，α=1；當(dāng)IC是與溫度無關(guān)的電流時(shí)，α=0）。

在式（4）右端的第三項(xiàng)中VTlnT是與溫度有關(guān)的項(xiàng)，為了得到此項(xiàng)與溫度T的關(guān)系，對(duì)這一項(xiàng)在T0點(diǎn)的泰勒級(jí)數(shù)進(jìn)行了展開，得到了式（5）：

很容易得出，雙極型晶體管的基射極電壓與溫度不止具有一階的溫度關(guān)系，還具有高階溫度關(guān)系?？梢?，傳統(tǒng)的帶隙基準(zhǔn)僅對(duì)（5）式中的一次項(xiàng)進(jìn)行了補(bǔ)償，VBE中與溫度相關(guān)的非線性項(xiàng)為T1nT，沒有進(jìn)行補(bǔ)償，因此使輸出具有高階溫度相關(guān)性。要降低輸出電壓的溫度系數(shù)，需要對(duì)VBE中與溫度相關(guān)的非線性項(xiàng)進(jìn)行補(bǔ)償。

2.3曲率補(bǔ)償設(shè)計(jì)

一階帶隙基準(zhǔn)電路具有溫度系數(shù)偏高、電源抑制比不理想等缺點(diǎn)。因此，在更高性能應(yīng)用場(chǎng)合下，考慮曲率補(bǔ)償是必要的。曲率或高階溫度補(bǔ)償也稱為非線性溫度補(bǔ)償，考慮如何消除非線性項(xiàng)的影響，以進(jìn)一步減小溫度系數(shù)。

曲率補(bǔ)償帶隙基準(zhǔn)原理圖如圖3。在一階補(bǔ)償電路的基礎(chǔ)上加入曲率補(bǔ)償?shù)碾娐?，用二輸入運(yùn)放鎖定Q2的VBE電壓，并取得VBE/R4的電流，通過電流鏡，同等大小的電流流過雙極晶體管Q3，根據(jù)公示（4），Q2和Q2的VBE電壓間產(chǎn)生一個(gè)帶有TlnT項(xiàng)的差值。Q1和Q2的VBE電壓差作為一對(duì)輸入，Q2和Q3的VBE電壓差作為另一對(duì)輸入，形成一個(gè)二輸入對(duì)運(yùn)放，根據(jù)工作點(diǎn)和寬長(zhǎng)比分別設(shè)定運(yùn)放跨導(dǎo)參數(shù)來精確控制溫度補(bǔ)償，從而得到高精度帶隙基準(zhǔn)電壓，如式（6）。

其中，gM1和gM2分別表示二輸入運(yùn)放兩個(gè)輸入對(duì)的跨導(dǎo)，與寬長(zhǎng)比和電流有關(guān)。

運(yùn)算放大器在基準(zhǔn)電壓源里的作用是用來鉗制兩點(diǎn)電壓，達(dá)到溫度補(bǔ)償?shù)哪康?，所形成的?fù)反饋可以提高整體電路的電源抑制比，運(yùn)放的加入從性能上大幅度提高了帶隙基準(zhǔn)電壓源。為了提高電路的共模抑制比和電源抑制比，采用折疊式共源共柵結(jié)構(gòu)，如圖4，采用二輸入對(duì)運(yùn)放結(jié)構(gòu)將一階補(bǔ)償和曲率補(bǔ)償同時(shí)引入，V1+、V1-和V2+、V2-分別對(duì)一階、曲率采樣，設(shè)計(jì)兩個(gè)輸入對(duì)管不同的寬長(zhǎng)比來達(dá)到對(duì)輸出的精確控制，另外由于環(huán)路相對(duì)復(fù)雜，為了保證系統(tǒng)的穩(wěn)定性，運(yùn)放采用單極運(yùn)放。

整個(gè)電路如圖5所示，主要包含以下模塊：偏置電路、帶隙基準(zhǔn)源核心電路、二輸入對(duì)折疊式共源共柵運(yùn)放電路、曲率補(bǔ)償電路等。限于篇幅，電路中未包含啟動(dòng)電路，啟動(dòng)電路的目的是避免電路工作在不必要的零點(diǎn)上。當(dāng)電路正常工作后，啟動(dòng)信號(hào)消失，偏置電路為整個(gè)帶隙電路提供電流偏置，帶隙基準(zhǔn)源核心電路進(jìn)行一階補(bǔ)償，得到如公式（3）所示的基準(zhǔn)電壓，曲率補(bǔ)償電路通過運(yùn)放精確復(fù)制Q2的VBE電壓，在Q2和Q2的VBE電壓間產(chǎn)生一個(gè)帶有TlnT項(xiàng)的差值，得到如公式（6）所示的二階補(bǔ)償?shù)幕鶞?zhǔn)電壓。

圖3　曲率補(bǔ)償帶隙基準(zhǔn)原理圖

圖4　二輸入對(duì)折疊式共源共柵運(yùn)放結(jié)構(gòu)

圖5　曲率補(bǔ)償帶隙基準(zhǔn)電路圖

3　仿真結(jié)果與版圖設(shè)計(jì)

采用CSMC 0.5 μm CMOS工藝模型，在Hspice環(huán)境下對(duì)電路進(jìn)行仿真。在5V供電電壓，-40～125℃溫度范圍內(nèi)，帶隙基準(zhǔn)電壓的仿真曲線如圖6所示。仿真結(jié)果表明，基準(zhǔn)電壓典型值為1.271V，相對(duì)溫度系數(shù)約為3.0×10-6/℃，可以看到，該電路具有良好的溫度特性。

圖7所示為該電路的電源抑制比仿真結(jié)果?？梢钥吹?，低頻時(shí)電源抑制比約為-86 dB，具有良好的電源波動(dòng)抑制能力。

圖8給出在電源電壓由0 V變化到5 V時(shí)基準(zhǔn)源輸出電壓的變化。可以看出，當(dāng)電源電壓在1.27 V以上時(shí)，基準(zhǔn)源的輸出基本穩(wěn)定在1.27 V，幾乎沒有變化。這說明基準(zhǔn)源在1.27 V以上電源電壓時(shí)即可正常工作。電路可工作電壓范圍比較寬，適合應(yīng)用于低電壓、低功耗系統(tǒng)。

圖6　基準(zhǔn)電壓的溫度特性

圖7　基準(zhǔn)電壓的電源抑制比曲線

圖8　基準(zhǔn)電壓與電源電壓的關(guān)系

采用Cadence公司的Virtuoso軟件完成上述電路的版圖設(shè)計(jì)，版圖設(shè)計(jì)需考慮關(guān)鍵器件的匹配性，關(guān)鍵器件PNP晶體管Q1、Q2采用了單元器件組合的3×3陣列，Q2圍繞在Q1周圍，再在周圍添加dummary，以增加匹配性，減小失調(diào)；電阻采用單位多晶電阻串并聯(lián)實(shí)現(xiàn)，并排布局以減小工藝偏差影響，增強(qiáng)電阻之間的匹配性；考慮到電路對(duì)運(yùn)放、電流鏡復(fù)制電流的精確性要求，構(gòu)成電流鏡的MOS管之間采用對(duì)稱設(shè)計(jì)，保持鏡像管的寬長(zhǎng)比一致，并通過調(diào)整叉指數(shù)來調(diào)節(jié)電流，降低因版圖布局造成的電流失配風(fēng)險(xiǎn)。圖9為帶隙基準(zhǔn)電路版圖，版圖經(jīng)過提取寄生參數(shù)后仿真滿足要求。

圖9　帶隙基準(zhǔn)電路版圖

4　結(jié)論

本文介紹了一種采用折疊式共源共柵放大器反饋結(jié)構(gòu)帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電源，引入T1nT補(bǔ)償量，對(duì)傳統(tǒng)的帶隙基準(zhǔn)進(jìn)行曲率補(bǔ)償。采用標(biāo)準(zhǔn)CMOS工藝，保證了電路的工藝簡(jiǎn)單及可重用性。仿真結(jié)果表明，設(shè)計(jì)的基準(zhǔn)電壓源最低工作電壓為1.27V，在-40～125℃溫度范圍內(nèi)獲得了3.0×10-6/℃的溫度系數(shù)，是一種低溫漂、高精度、高性能的基準(zhǔn)電壓源，可廣泛應(yīng)用于高精度混合信號(hào)系統(tǒng)。

［1］張龍，馮全源，王丹.一種帶曲率補(bǔ)償?shù)母呔然鶞?zhǔn)源設(shè)計(jì)［J］.微電子學(xué)，2015，2.

［2］E Allen，等.CMOS模擬集成電路設(shè)計(jì)［M］.馮軍，等譯.2 版.北京：電子工業(yè)出版社，2005.

［3］拉扎維.模擬CMOS集成電路設(shè)計(jì)［M］.陳貴燦，等譯.西安：西安交通大學(xué)出版社，2002.

［4］梁希，劉文平，劉智.一種高階曲率補(bǔ)償帶隙基準(zhǔn)的原理與實(shí)現(xiàn)［J］.微電子學(xué)與計(jì)算機(jī)，2011，10.

Design of a Bandgap Reference with Curvature Compensatio n

LV Jiangping，HU Qiaoyun
（East China institute of photoelectric integrated device，Suzhou 215163，China）

The paper proposes a design of a low temperature drift bandgap reference with curvature compensation in CSMC 0.5 μm CMOS process.The circuit adopts conventional bandgap voltage source with folded-cascode amplifier-feedback architecture and generates a T1nT compensation for conventional bandgap reference.Simulation results show that under the power supply voltage of 5 V and temperature range of-40℃to 125℃，the output reference voltage is of the range from 1.2715 V to 1.2720 V with a temperature coefficient about 3.0×10-6/℃and a low frequency power supply rejection ratio of-86 dB.

curvature compensation；bandgap reference；folded-cascode

TN402

A

1681-1070（2016）08-0034-03

2016-5-4

呂江萍（1971—），男，安徽桐城人，高級(jí)工程師，從事半導(dǎo)體集成電路設(shè)計(jì)工作。