孫　敬，陳振嬌，陶建中，張宇涵

（1.江南大學(xué)，江蘇無(wú)錫214062；2.中國(guó)電子科技集團(tuán)公司第58研究所，江蘇無(wú)錫214035）

改進(jìn)DICE結(jié)構(gòu)的D觸發(fā)器抗SEU設(shè)計(jì)

孫敬1，2，陳振嬌2，陶建中1，2，張宇涵2

（1.江南大學(xué)，江蘇無(wú)錫214062；2.中國(guó)電子科技集團(tuán)公司第58研究所，江蘇無(wú)錫214035）

基于DICE結(jié)構(gòu)主-從型D觸發(fā)器的抗輻照加固方法的研究，在原有雙立互鎖存儲(chǔ)單元（DICE）結(jié)構(gòu)D觸發(fā)器的基礎(chǔ)上改進(jìn)電路結(jié)構(gòu)，其主鎖存器采用抗靜態(tài)、動(dòng)態(tài)單粒子翻轉(zhuǎn)（SEU）設(shè)計(jì)，從鎖存器保留原有的DICE結(jié)構(gòu)。主鎖存器根據(jù)電阻加固與RC濾波的原理，將晶體管作電阻使用，使得電路中存在RC濾波，通過(guò)設(shè)置晶體管合理的寬長(zhǎng)比，使其與晶體管間隔的節(jié)點(diǎn)的電平在SEU期間不變化，保持原電平狀態(tài)，從而使電路具有抗動(dòng)態(tài)SEU的能力。Spectre仿真結(jié)果表明，改進(jìn)的D觸發(fā)器既具有抗動(dòng)態(tài)SEU能力，又保留了DICE抗靜態(tài)SEU較好的優(yōu)點(diǎn)，其抗單粒子翻轉(zhuǎn)效果較好。

單粒子翻轉(zhuǎn)；DICE；D觸發(fā)器；靜態(tài)SEU；動(dòng)態(tài)SEU

1　引言

隨著航空航天事業(yè)的飛速發(fā)展，各類電子器件更多地應(yīng)用在環(huán)境非常惡劣的空間中，如人造衛(wèi)星、空間站、宇宙飛船等的控制系統(tǒng)。高輻射環(huán)境中的高能粒子在穿過(guò)電子器件的敏感區(qū)時(shí)，其軌跡上沉積的電荷被器件電極收集，引發(fā)單粒子效應(yīng)［1～3］，造成器件邏輯狀態(tài)的改變或器件的損壞。為此，提高電路的抗輻照加固能力至關(guān)重要。

隨著電路工藝特征尺寸的降低和集成度的提高，SRAM存儲(chǔ)單元的節(jié)點(diǎn)電容和工作電壓穩(wěn)步下降，使得更小能量的粒子也能引起存儲(chǔ)單元的翻轉(zhuǎn)［4～5］。對(duì)單粒子翻轉(zhuǎn)的加固方法很多，系統(tǒng)級(jí)加固主要通過(guò)邏輯判決對(duì)已經(jīng)發(fā)生錯(cuò)誤的信息進(jìn)行糾錯(cuò)和檢錯(cuò)，如三模冗余技術(shù)等；電路級(jí)加固采用增加冗余的方法進(jìn)行加固，如DICE技術(shù)等。三模冗余技術(shù)利用三個(gè)功能相同的模塊和表決器來(lái)屏蔽錯(cuò)誤［6］，抗動(dòng)態(tài)SEU能力較強(qiáng)，但抗靜態(tài)SEU能力不足，并且三模冗余技術(shù)帶來(lái)了面積增大、功耗增加等不可回避的問(wèn)題。DICE技術(shù)在存儲(chǔ)單元中增加冗余的存儲(chǔ)狀態(tài)，利用“狀態(tài)恢復(fù)”反饋電路來(lái)恢復(fù)翻轉(zhuǎn)的數(shù)據(jù)，抗SEU能力較強(qiáng)［7］。

在時(shí)序電路中，由于存在反饋信號(hào)，如果節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)，通過(guò)反饋線，電路會(huì)鎖存該節(jié)點(diǎn)翻轉(zhuǎn)后的狀態(tài)值，使時(shí)序電路狀態(tài)發(fā)生錯(cuò)誤，從而影響整個(gè)電路的正確性［8～9］。觸發(fā)器是電路中較常使用的時(shí)序器件，所以本文以D觸發(fā)器單元結(jié)構(gòu)作為抗輻照加固的研究對(duì)象。由于普通D觸發(fā)器抗靜態(tài)、動(dòng)態(tài)SEU的能力較弱，DICE結(jié)構(gòu)抗靜態(tài)SEU的能力較強(qiáng)，但抗動(dòng)態(tài)SEU的效果較差，針對(duì)該問(wèn)題，本文設(shè)計(jì)了改進(jìn)DICE結(jié)構(gòu)的主-從型D觸發(fā)器。

2　主-從型抗輻照D觸發(fā)器設(shè)計(jì)

2.1基于DICE結(jié)構(gòu)的主-從型D觸發(fā)器

根據(jù)主-從型D觸發(fā)器的電路結(jié)構(gòu)，在高輻射環(huán)境下，普通D觸發(fā)器并不具備抗SEU能力，而DICE結(jié)構(gòu)電路因其較強(qiáng)的抗SEU能力而廣泛應(yīng)用在抗輻照加固的設(shè)計(jì)電路中［5］，為此將主-從型D觸發(fā)器與DICE結(jié)構(gòu)電路結(jié)合，設(shè)計(jì)如圖1所示的基于DICE結(jié)構(gòu)的主-從型D觸發(fā)器。

圖1　DICE結(jié)構(gòu)的主-從型D觸發(fā)器

主從鎖存器均采用DICE結(jié)構(gòu)作為基本單元，用來(lái)提高單元電路的抗SEU翻轉(zhuǎn)閾值，進(jìn)行抗靜態(tài)SEU加固［7］。數(shù)據(jù)輸入端插入鐘控反相器，以降低功耗。D觸發(fā)器的時(shí)鐘輸入端插入兩個(gè)相同的反相器，分別產(chǎn)生反相的時(shí)鐘信號(hào)CLKN1和CLKN2。相對(duì)獨(dú)立的兩個(gè)時(shí)鐘信號(hào)，增強(qiáng)了電路抗單粒子瞬態(tài)脈沖的能力。當(dāng)其中一個(gè)反相器受到瞬態(tài)脈沖干擾時(shí)，另一個(gè)反相時(shí)鐘信號(hào)不受其干擾，從而保證錯(cuò)誤信息不會(huì)被寫(xiě)入DICE存儲(chǔ)單元［8］。

DICE存儲(chǔ)單元中鎖存的數(shù)據(jù)通過(guò)反相器輸出，使DICE存儲(chǔ)單元與外界隔離，從而提高存儲(chǔ)數(shù)據(jù)的正確性。該電路設(shè)計(jì)思路簡(jiǎn)單，相對(duì)于其他抗SEU方法芯片面積較小、功耗較低；缺點(diǎn)是對(duì)動(dòng)態(tài)SEU沒(méi)有加固能力。

2.2改進(jìn)DICE結(jié)構(gòu)的主-從型D觸發(fā)器

研究表明DICE具有較強(qiáng)的抗靜態(tài)SEU能力，但抗動(dòng)態(tài)SEU能力較弱［4～5］。為此本文對(duì)DICE結(jié)構(gòu)的主-從型D觸發(fā)器電路進(jìn)行了改進(jìn)，改進(jìn)后的結(jié)構(gòu)如圖2所示。

圖2　改進(jìn)DICE結(jié)構(gòu)的主-從型D觸發(fā)器

主鎖存器中，晶體管M3和M4作電阻使用，使得電路中存在RC濾波?；赗C濾波技術(shù)就是在鎖存器反饋環(huán)路中增加一個(gè)電阻，形成的RC濾波電路以消除其上的脈沖［11］，這種方法的優(yōu)點(diǎn)是設(shè)計(jì)簡(jiǎn)單，缺點(diǎn)是速度和功耗性能降低。4個(gè)節(jié)點(diǎn)G、Q、GB、QB中任意單節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)，通過(guò)設(shè)置M3和M4合理的寬長(zhǎng)比，使其與晶體管間隔的節(jié)點(diǎn)的電平在SEU期間不變化，保持原電平狀態(tài)。晶體管M1和M2處于導(dǎo)通或截止?fàn)顟B(tài)時(shí)，決定電源能否通過(guò)反相器INV1和INV2對(duì)相連節(jié)點(diǎn)進(jìn)行充電。由于4節(jié)點(diǎn)的特殊冗余結(jié)構(gòu)，在SEU結(jié)束后，相鄰節(jié)點(diǎn)通過(guò)充放電的形式將發(fā)生翻轉(zhuǎn)的節(jié)點(diǎn)恢復(fù)原電平狀態(tài)［12］。

從鎖存器采用DICE存儲(chǔ)單元，用來(lái)提高單元電路的抗SEU翻轉(zhuǎn)閾值，進(jìn)行抗靜態(tài)SEU加固，其基本思想是采用冗余結(jié)構(gòu)備份存儲(chǔ)的數(shù)據(jù)。DICE存儲(chǔ)單元的4個(gè)節(jié)點(diǎn)相互隔離，并且相互鎖存，任意單節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)時(shí)，利用其他3個(gè)節(jié)點(diǎn)的正確狀態(tài)通過(guò)反饋回路恢復(fù)翻轉(zhuǎn)節(jié)點(diǎn)的狀態(tài)值［7～8］。

該設(shè)計(jì)中，主鎖存器采用抗靜態(tài)、動(dòng)態(tài)SEU設(shè)計(jì)，從鎖存器保留原來(lái)的DICE結(jié)構(gòu)，使電路既具有抗動(dòng)態(tài)SEU能力，又保留了DICE面積小、功耗低的優(yōu)點(diǎn)。

3　單粒子效應(yīng)仿真

本文主要使用Cadence組件Spectre來(lái)進(jìn)行軟錯(cuò)誤的故障注入以及延遲和能量的估算。軟錯(cuò)誤的故障注入通常使用雙指數(shù)模型的干擾電流源，估算模型如公式（1）、（2）所示［13］。

公式（1）中的QSEU是SEU在電路內(nèi)部某個(gè)節(jié)點(diǎn)的電荷，ISEU是SEU在這一節(jié)點(diǎn)由淀積電荷形成的干擾電流，τ2代表電荷聚集時(shí)間常數(shù)，τ1代表離子軌跡建立常數(shù)。τ2和τ1的取值和工藝、模型等都有密切聯(lián)系。相關(guān)文獻(xiàn)［14］提供τ2和τ1的取值情況，本文中取τ2=200ps，τ1= 50 ps。如果所收集的電荷量達(dá)到這一臨界值，工作電壓達(dá)到翻轉(zhuǎn)的閾值電壓，存儲(chǔ)節(jié)點(diǎn)的值發(fā)生翻轉(zhuǎn)。

3.1主鎖存器的SEU仿真與分析

3.1.1主鎖存器抗靜態(tài)SEU仿真

假定G=1，QB=0，GB=0，Q=1。如果節(jié)點(diǎn)G發(fā)生了SEU，此時(shí)G=0，因?yàn)榫w管M4起電阻的作用，這樣存在RC濾波。通過(guò)合理設(shè)置M4的寬長(zhǎng)比，使得節(jié)點(diǎn)Q的電平在0.5 ns的SEU期間不變化，這樣Q仍然為高電平，所以此時(shí)M3關(guān)斷。這樣電源無(wú)法通過(guò)反相器INV1對(duì)節(jié)點(diǎn)QB充電，所以QB仍為0，從而節(jié)點(diǎn)GB也仍為0。當(dāng)節(jié)點(diǎn)G的SEU結(jié)束后，節(jié)點(diǎn)Q通過(guò)M4對(duì)節(jié)點(diǎn)G充電，使得節(jié)點(diǎn)G恢復(fù)到高電平，電路仿真如圖3所示。

圖3　節(jié)點(diǎn)G發(fā)生翻轉(zhuǎn)的仿真

如果節(jié)點(diǎn)QB發(fā)生SEU，即QB=1。因?yàn)樵诠?jié)點(diǎn)QB對(duì)GB充電的路徑中，晶體管M3起電阻的作用，所以存在RC濾波。在0.5 ns的時(shí)間內(nèi)，節(jié)點(diǎn)GB電平不變，從而節(jié)點(diǎn)Q、G電平都不變。當(dāng)節(jié)點(diǎn)QB的SEU結(jié)束，節(jié)點(diǎn)G通過(guò)反相器INV1迫使節(jié)點(diǎn)QB恢復(fù)低電平，電路仿真如圖4所示。

圖4　節(jié)點(diǎn)QB發(fā)生翻轉(zhuǎn)的仿真

如果節(jié)點(diǎn)Q發(fā)生SEU，即Q=0。由于晶體管M4作電阻，起RC濾波的原因，節(jié)點(diǎn)G不受影響，另外2個(gè)節(jié)點(diǎn)也不受影響。當(dāng)節(jié)點(diǎn)Q的SEU結(jié)束時(shí)，通過(guò)反相器INV2，Q點(diǎn)恢復(fù)到高電平，電路仿真如圖5所示。

圖5　節(jié)點(diǎn)Q發(fā)生翻轉(zhuǎn)的仿真

如果節(jié)點(diǎn)GB發(fā)生SEU，即GB=1。因?yàn)榫w管M3起電阻的作用，這樣存在RC濾波。在0.5 ns的時(shí)間內(nèi)，節(jié)點(diǎn)QB電平不變，從而節(jié)點(diǎn)Q、G電平都不變。當(dāng)節(jié)點(diǎn)GB的SEU結(jié)束，節(jié)點(diǎn)Q通過(guò)反相器INV2迫使節(jié)點(diǎn)GB恢復(fù)低電平，電路仿真如圖6所示。

同理，根據(jù)電路的對(duì)稱性可知當(dāng)GB=1、Q=0、G=0、QB=1時(shí)，電路也具有抗靜態(tài)SEU的能力。

3.1.2主鎖存器抗動(dòng)態(tài)SEU仿真

如果在晶體管M3關(guān)斷前的時(shí)間內(nèi)，D端發(fā)生了SEU。假設(shè)D端的初始值為1，發(fā)生SEU后D端變成0。由于此時(shí)內(nèi)部的4個(gè)節(jié)點(diǎn)的數(shù)據(jù)都已經(jīng)建立起來(lái)，D端的SEU會(huì)使節(jié)點(diǎn)G的電平也從1變成0。由上面的靜態(tài)SEU分析可知節(jié)點(diǎn)G的變化不會(huì)影響其他節(jié)點(diǎn)。當(dāng)D端的SEU結(jié)束或者晶體管M3關(guān)斷后，G點(diǎn)會(huì)恢復(fù)到原來(lái)的電平，電路仿真如圖7所示。

圖6　節(jié)點(diǎn)GB發(fā)生翻轉(zhuǎn)的仿真

圖7　D端發(fā)生翻轉(zhuǎn)的仿真（D初始值為1）

D端的初始值為0，發(fā)生SEU后D端變成1。在D端發(fā)生SEU前，電路內(nèi)部4個(gè)節(jié)點(diǎn)情況為G=0、QB=1、GB=1、Q=0。由于D端發(fā)生了SEU，導(dǎo)致節(jié)點(diǎn)G變?yōu)?。INV1的NMOS管子被打開(kāi)，此時(shí)節(jié)點(diǎn)QB電平往下降。由于RC濾波的存在，節(jié)點(diǎn)QB電平不能傳輸?shù)焦?jié)點(diǎn)GB。同樣由于RC濾波的存在，節(jié)點(diǎn)G的1也不能傳到節(jié)點(diǎn)Q。當(dāng)D端的SEU結(jié)束或者晶體管M3關(guān)斷后，經(jīng)過(guò)一段時(shí)間后節(jié)點(diǎn)Q把低電平通過(guò)M4傳遞到節(jié)點(diǎn)G，使節(jié)點(diǎn)G恢復(fù)到低電平，節(jié)點(diǎn)GB通過(guò)INV2使得節(jié)點(diǎn)QB恢復(fù)到高電平，電路仿真如圖8所示。

同上分析，當(dāng)節(jié)點(diǎn)DB發(fā)生動(dòng)態(tài)SEU，D鎖存器也不會(huì)保存錯(cuò)誤的值。所以該主鎖存器除了能抗靜態(tài)SEU外，還能抗動(dòng)態(tài)SEU。

圖8　D端發(fā)生翻轉(zhuǎn)的仿真（D初始值為0）

3.2從鎖存器的SEU仿真與分析

假定4個(gè)節(jié)點(diǎn)的初始值為：G1=1，Q1=0，G2=1，Q2=0。

若節(jié)點(diǎn)G1發(fā)生SEU，此時(shí)G1=0。N0關(guān)斷，Q1保持原來(lái)的電平；P2管打開(kāi)，節(jié)點(diǎn)Q2的上拉管打開(kāi)，Q2的電平發(fā)生翻轉(zhuǎn)變成高電平。因?yàn)楣?jié)點(diǎn)Q2與P3管的柵極相連，所以P3管被關(guān)斷，此時(shí)節(jié)點(diǎn)G2處于三態(tài)。當(dāng)G1點(diǎn)SEU結(jié)束，此時(shí)該節(jié)點(diǎn)的電平從低電平往上升，導(dǎo)致節(jié)點(diǎn)Q2電平往下降。最后穩(wěn)定時(shí)，節(jié)點(diǎn)G1為高電平，節(jié)點(diǎn)Q2為低電平。4個(gè)節(jié)點(diǎn)的電平在經(jīng)歷了節(jié)點(diǎn)G1的SEU后，最后回到初始電平，仿真結(jié)果如圖9所示。

圖9　節(jié)點(diǎn)G1發(fā)生翻轉(zhuǎn)的仿真

若節(jié)點(diǎn)Q1發(fā)生SEU，此時(shí)Q1=1。P1關(guān)斷，G1保持原來(lái)的電平；N3管打開(kāi)，G2的電平發(fā)生翻轉(zhuǎn)，即G2=0。因?yàn)镚2與N2的柵極相連，所以N2管被關(guān)斷，此時(shí)Q2處于三態(tài)。當(dāng)Q1點(diǎn)SEU結(jié)束，4個(gè)節(jié)點(diǎn)的電平最后回到初始電平，仿真結(jié)果如圖10所示。

圖10　節(jié)點(diǎn)Q1發(fā)生翻轉(zhuǎn)的仿真

如果在節(jié)點(diǎn)G2、Q2發(fā)生SEU，最后4個(gè)節(jié)點(diǎn)都會(huì)保持初始電平。同上面的分析，當(dāng)4個(gè)節(jié)點(diǎn)保存的值為G1=0、Q1=1、G2=0、Q2=1時(shí)，電路也具有較強(qiáng)的抗SEU能力。

由反相時(shí)鐘信號(hào)控制的4個(gè)NMOS管做開(kāi)關(guān)使用，在其即將關(guān)斷時(shí)，主鎖存器的4個(gè)輸出端，即G、GB、Q、QB中的某一個(gè)發(fā)生了SEU，當(dāng)SEU結(jié)束后電路會(huì)恢復(fù)初始值。所以在結(jié)束SEU后，從鎖存器能夠恢復(fù)正確的值。所以，該從鎖存器電路也具有抗動(dòng)態(tài)SEU的能力。

3.3仿真統(tǒng)計(jì)

對(duì)3種D觸發(fā)器轟擊100次，其翻轉(zhuǎn)位數(shù)統(tǒng)計(jì)如表1所示。普通D觸發(fā)器沒(méi)有進(jìn)行加固，翻轉(zhuǎn)了44位，其翻轉(zhuǎn)位數(shù)最多，抗單粒子翻轉(zhuǎn)性能最差；本文設(shè)計(jì)的改進(jìn)DICE結(jié)構(gòu)的主-從型D觸發(fā)器的翻轉(zhuǎn)位數(shù)最少，抗單粒子翻轉(zhuǎn)性能優(yōu)于普通主-從型D觸發(fā)器和DICE結(jié)構(gòu)的主-從型D觸發(fā)器。

表1　3種D觸發(fā)器的翻轉(zhuǎn)位數(shù)統(tǒng)計(jì)

4　結(jié)束語(yǔ)

根據(jù)Spectre仿真結(jié)果，本文設(shè)計(jì)的改進(jìn)DICE結(jié)構(gòu)的主-從型D觸發(fā)器抗靜態(tài)SEU、動(dòng)態(tài)SEU的效果較好，抗單粒子翻轉(zhuǎn)的能力較強(qiáng)。設(shè)計(jì)中，主鎖存器采用抗靜態(tài)、動(dòng)態(tài)SEU設(shè)計(jì)，從鎖存器保留DICE結(jié)構(gòu)，增強(qiáng)其抗單粒子瞬態(tài)脈沖的能力，功耗較低。

［1］KimT，JeongY，YangK.Low-powerhigh-speed performance of current-mode logic D flip-flop topology using negative-differential-resistance devices［J］.Circuits，Devices&Systems，IET，2008，2（2）:281-287.

［2］李海霞，李衛(wèi)民，譚建平，等.一種低功耗抗輻照加固256 kB SRAM的設(shè)計(jì)［J］.微電子學(xué)與計(jì)算機(jī)，2007，24（7）: 142-145.

［3］胡明浩，李磊，饒全林.基于RHBD技術(shù)CMOS鎖存器加固電路的研究［J］.微電子學(xué)與計(jì)算機(jī)，2010，07:206-209.

［4］俞劍.雙立互鎖存儲(chǔ)單元單粒子效應(yīng)加固方法研究［J］.計(jì)算機(jī)工程，2013，3:272-278.

［5］周恒，李磊.一種加固SRAM單元DDICE及外圍電路設(shè)計(jì)［J］.微電子學(xué)與計(jì)算機(jī)，2015，05:68-72.

［6］張丹丹，楊海鋼，李威，等.DICE型D觸發(fā)器三模冗余實(shí)現(xiàn)及輻照實(shí)驗(yàn)驗(yàn)證 ［J］.半導(dǎo)體集成電路，2014，39（7）: 495-500.

［7］田浩，楊洪強(qiáng)，馬驍，等.基于DICE結(jié)構(gòu)的主-從型抗輻照觸發(fā)器設(shè)計(jì)［J］.微電子學(xué)，2013，2:65-69.

［8］張英武，袁國(guó)順.一種抗單粒子全加固D觸發(fā)器的設(shè)計(jì)［J］.固體電子學(xué)研究與進(jìn)展，2009，03:403-406，464.

［9］李玉紅，趙元富，岳素格，梁國(guó)朕，林任.0.18 μm工藝下單粒子加固鎖存器的設(shè)計(jì)與仿真 ［J］.微電子學(xué)與計(jì)算機(jī)，2007，12:66-69.

［10］趙金薇，沈鳴杰，程君俠.改進(jìn)型抗單粒子效應(yīng)D觸發(fā)器［J］.半導(dǎo)體技術(shù)，2007，01:26-28，32.

［11］姚茂群，張立彬，耿亮.電流型CMOS脈沖D觸發(fā)器設(shè)計(jì)［J］.電子與信息學(xué)報(bào)，2014，09:2278-2282.

［12］宋紅東，胡晨，楊軍.一種用于高可靠性同步器電路的D觸發(fā)器設(shè)計(jì)［J］.電子器件，2003，01:99-103.

［13］Sharma K G，Sharma T，Singh B P，Sharma M.Modified SETD-FlipFlopDesignforLow-PowerVLSI Applications［C］.DevicesandCommunications （ICDeCom），2011 International Conference，2011:1-5.

［14］Messenger G C.Collection of charge on Junction Nodes from Ion Tracks［J］.IEEE Transactions on Nuclear Science，1981，29（6）:2014-2031.

Design of Radiation Hardened D Flip-Flop Based on DICE

SUN Jing1，2，CHEN Zhenjiao2，TAO Jianzhong1，2，ZHANG Yuhan2
（1.Jiangnan University，Wuxi 214062，China；2.China Electronics Technology Group Corporation No.58 Research Institute，Wuxi 214035，China）

In the paper，the research of master-slave type D flip-flop radiation hardening method facilitates the improvement of circuit structure of the DICE-based type D flip-flop.The master latch adopts the design of anti-static and anti-dynamic SEU while the slave latch retains the original DICE structure.The master latch generates RC filter using transistors as resistance and enables anti-dynamic capability by setting reasonable length/width ratio.The Spectre simulation results show that the improved D flip-flop is equipped with strong anti-dynamic SEU capability and retains good anti-static SEU capability.

single event upset（SEU）；DICE；D flip-flop；static SEU；dynamic SEU

TN402

A

1681-1070（2016）08-0019-05

2016-4-12

孫敬（1990—），女，安徽宿州人，碩士研究生，研究方向?yàn)榭馆椪占庸蘏RAM設(shè)計(jì)。