萬 軍衡雪永.常州大學(xué)城市軌道交通學(xué)院 江蘇常州 364 .常州大學(xué)懷德學(xué)院 江蘇常州 364

?

基于FPGA的單片機課程實驗平臺的構(gòu)建與應(yīng)用

萬 軍1衡雪永2
1.常州大學(xué)城市軌道交通學(xué)院 江蘇常州 213164 2.常州大學(xué)懷德學(xué)院 江蘇常州 213164

摘 要：針對單片機課程現(xiàn)行主流實驗平臺存在的問題，設(shè)計和開發(fā)了一種基于 FPGA 技術(shù)的單片機實驗平臺。給出了平臺的硬件設(shè)計框架和單片機IP核的實現(xiàn)方法，結(jié)合具體實例講解了平臺實驗的具體步驟。該平臺能滿足單片機課程實驗教學(xué)的需要，且能有效地培養(yǎng)學(xué)生的單片機軟硬件設(shè)計能力。

關(guān)鍵詞：FPGA；單片機；實驗平臺；IP核

目前，大多數(shù)高校所采用的單片機課程實驗平臺主要有兩類。(1)Proteus虛擬仿真平臺：該平臺可以讓學(xué)生克服實驗設(shè)備硬件在空間和時間上對學(xué)生學(xué)習(xí)單片機技術(shù)產(chǎn)生的束縛[1]，自主的進行實驗，但學(xué)生無法接觸真正的硬件。(2)單片機實驗裝置：實驗裝置上已經(jīng)將單片機芯片及各種接口擴展電路全部固定，學(xué)生實驗時僅需理解電路原理圖，進行部件間的少量連線，學(xué)生缺乏深層次的電路原理設(shè)計。

隨著FPGA等可編程邏輯器件的飛速發(fā)展，集成度越來越高，成為嵌入式領(lǐng)域硬件系統(tǒng)原型設(shè)計和產(chǎn)品研發(fā)的首選[2]。為了充分訓(xùn)練學(xué)生軟硬件協(xié)同設(shè)計能力，本文利用FPGA器件具有片內(nèi)邏輯資源豐富、擴展性強和編程靈活等特點，開發(fā)了基于FPGA的單片機實驗平臺。此實驗平臺既有固定的外圍電路[3]，又可讓學(xué)生自行設(shè)計和擴展新的功能模塊，從而滿足單片機課程實驗教學(xué)、電子競賽和大學(xué)生科技創(chuàng)新活動等要求。

1 基于FPGA的微機系列實驗平臺

1.1 實驗平臺硬件設(shè)計

整個實驗平臺分為兩大模塊：FPGA核心板和外圍擴展板。FPGA核心板選用Altera公司的EP3C10E144作為主芯片。該芯片包含有10 320個邏輯單元，414 Kbits的RAM，2個PLL，23個專用乘法器，可供用戶使用的I/O有94個，資源豐富，可滿足大容量、低成本需求的電子設(shè)計。選用4 MB RAM的串行FLASH芯片EPCS，不僅作為配置芯片足夠大，還可作為系統(tǒng)的外部程序存儲器，可以不再添加額外的FLASH芯片，并可節(jié)省大量的外擴IO口，既縮小了系統(tǒng)面積也節(jié)省了成本。

外圍擴展板配置擴展模塊提供了豐富的外圍設(shè)備以滿足課程實驗要求。包括：數(shù)碼管、撥碼開關(guān)、LED、LCD12864液晶、有源蜂鳴器、RS232串口、A/ D和D/A轉(zhuǎn)換電路模塊、實時時鐘DS1302、溫度傳感器DS18B20、電機及測速模塊、VAG接口、PS/2接口模塊。整個系統(tǒng)的布局如圖1所示。

圖1 實驗平臺布局圖

1.2 單片機IP核的實現(xiàn)

針對8051MCU的應(yīng)用前景，出現(xiàn)了幾個比較典型的8051 IP核，如DW8051核、0C805l核、T5I核以及MC805I核等[4]。這些lP核都是采用HDL語言描述的軟MCU內(nèi)核，其與工藝無關(guān)。能夠在多種FPGA上進行邏輯綜合及實現(xiàn)。

本實驗平臺中單片機51軟核采用Oregano Systems網(wǎng)站提供的MC8051 IP核。此IP核兼容標(biāo)準(zhǔn)8051指令系統(tǒng)，內(nèi)部資源包括：8位CPU，數(shù)量可選擇的定時/計數(shù)器、串行口和中斷源，可選擇的乘法器和除法器，不可復(fù)用的并行IO口。內(nèi)部帶有256 Byte RAM；最多可擴展至64 KB的ROM和64 KB的RAM。此IP核的設(shè)計與工藝無關(guān)，可通過修改VHDL源代碼擴展及參數(shù)化設(shè)置。

在MC8051 IP核內(nèi)不包括RAM及ROM模塊，需針對實驗平臺所用的FPGA，RAM，ROM器件，利用Altera公司的集成開發(fā)環(huán)境Quartus II來創(chuàng)建ROM，RAM模塊。利用所創(chuàng)建的存儲模塊，分別修改MC805l IP核源代碼頂層設(shè)計文件中的相關(guān)程序代碼，即修改mc805l_p.vhd程序文件中的RAM，ROM元件例化語句，修改mc8051 _top_stru.vhd文件中的RAM，ROM元件端口映射語句。最后利用綜合工具實現(xiàn)對MC8051核的RTL封裝，從而生成最終所需的MC8051 IP核(vqm文件)。

1.3 平臺支持的實驗內(nèi)容

設(shè)計的FPGA實驗平臺對實驗者來說，就是一塊具有完整功能的8051單片機，幾乎支持單片機課程的全部教學(xué)內(nèi)容[5]。本實驗平臺支持的典型單元實驗項目設(shè)計如表l所示。在單元實驗項目的基礎(chǔ)上可進一步設(shè)計出綜合型實驗，例如數(shù)字電壓表設(shè)計實驗、信號發(fā)生器實驗、電機調(diào)速實驗和紅外通信實驗等。

表1 單元實驗項目設(shè)計

2 基于FPGA平臺的單片機實驗教學(xué)實例

下面通過一個I/O口擴展實驗的設(shè)計為例，介紹基于FPGA平臺的單片機實驗教學(xué)的具體方法和過程。實驗的任務(wù)和要求：要求采集溫度顯示在LCD上，如果超出報警溫度范圍則報警，報警通過實驗箱上的蜂鳴器實現(xiàn)，報警溫度可以通過鍵盤設(shè)置。

實驗說明：單片機通過I / O口直接連接DS18B20、DS1602、蜂鳴器以及K1～K4四個按鍵。系統(tǒng)正常工作時DS1602上顯示當(dāng)前實際溫度值。在正常工作狀態(tài)下，若K2按下，則進入設(shè)定溫度報警值狀態(tài)，此時四個按鈕功能分別為：K1為設(shè)定值加、減方式選擇鍵(默認(rèn)為增加)，K2為溫度上限設(shè)定鍵，K3為溫度下限值設(shè)定鍵，K4為退出設(shè)定鍵。設(shè)定的溫度報警值自動存入DS18B20的EEROM中，可永久保存。每次開機時自動從DS18B20的EEROM讀出溫度報警值。當(dāng)實際溫度超過設(shè)定的溫度上下限時，蜂鳴器響。

2.1 電路設(shè)計

按照實驗要求，進行功能分析和端口分析后可以在Quartus軟件中繪出電路圖，本實例的具體電路如圖2所示，具體繪制過程主要包括2個步驟。

(1)調(diào)用FPGA自帶的PLL數(shù)字鎖相環(huán)模塊。將目標(biāo)系統(tǒng)板上的時鐘調(diào)整到MC8051 IP核的應(yīng)用時鐘頻率，利用PLL對實驗系統(tǒng)板上的時鐘進行分頻。

(2)添加生成的MC8051 IP核，并添加輸入管腳和輸出管腳，并對引腳命名。

圖2 應(yīng)用系統(tǒng)頂層原理圖

電路圖繪制后，對需要用到的管腳(I/O口)、系統(tǒng)復(fù)位端以及系統(tǒng)時鐘端進行FPGA管腳分配。本實例中需要對如下外圍接口引腳分配FPGA管腳：K1～K4，DS18B20的DQ引腳、蜂鳴器引腳、DS1602的數(shù)據(jù)引腳DB0～DB7、RS引腳、R/W引腳和使能引腳E。

2.2 程序設(shè)計與測試

實驗程序主要通過循環(huán)采集溫度值，進行LCD顯示并判斷報警狀態(tài)。采用查詢方式讀取K1～K4四個按鍵狀態(tài)，調(diào)用鍵盤掃描子程序進行按鍵的處理。主程序和鍵盤掃描子程序流程如圖3所示。

圖3 實例的軟件流程圖

實驗的具體過程如下。

(1)根據(jù)圖2所示的軟件流程圖編寫應(yīng)用程序，對程序進行編譯并生成.hex文件。

(2)設(shè)定IP核中ROM的初始化數(shù)據(jù)文件為1)中生成的hex文件，對電路設(shè)計中所創(chuàng)建的Quartus工程重新編譯。

(3)利用Quartus II的Programmer將生成的FPGA的配置文件下載到FPGA中。

3 結(jié)束語

本文所設(shè)計的實驗平臺在常州大學(xué)電子信息類專業(yè)單片機課程實驗教學(xué)中進行了應(yīng)用測試。近兩年來的實踐表明，相比原有的單片機實驗箱，基于FPGA的實驗平臺更有效地訓(xùn)練了學(xué)生的單片機軟硬件設(shè)計能力，且對學(xué)生知識的綜合應(yīng)用能力和創(chuàng)新能力的培養(yǎng)起了較大的促進作用。實驗平臺的應(yīng)用還提升了學(xué)生參加電子設(shè)計競賽競爭力，許多學(xué)生愿意綜合使用FPGA與單片機完成競賽作品。

文中所構(gòu)建的實驗平臺是基于滿足單片機課程實驗創(chuàng)新改革的需要出發(fā)，但可較好的推廣應(yīng)用到其他微機系列課程實驗。由于IP核技術(shù)的應(yīng)用，可以在單一FPGA器件上構(gòu)建及運行8051軟核、8086軟核及嵌入式處理器軟核，再針對諸如微機原理與接口技術(shù)、計算機組成原理等其他課程實驗內(nèi)容進行統(tǒng)一和綜合，設(shè)計可復(fù)用的公共外圍模塊。從而可在基于FPGA的實驗平臺上開展不同課程實驗教學(xué)。

參考文獻

[1] 李翠梅,黃樂,黃曉康. Proteus平臺下的單片機課程教學(xué)改革[J].中國電子商務(wù),2014(20):132,134.

[2] 張惠臻,謝維波,鐘必能.基于FPGA可編程平臺的計算機硬件實驗教學(xué)[J].計算機教育,2014(11):32-35.

[3] 鄭恭明.FPGA創(chuàng)新實驗平臺的設(shè)計與應(yīng)用[J].實驗技術(shù)與管理,2012,29(11):113-114,129.

[4] 王瑞,游志宇,杜楊,等.MC8051單片機IP核的FPGA實現(xiàn)與應(yīng)用[J].電子設(shè)計工程,2009,17(1):57-60,63.

[5] 唐續(xù),趙芳斌,王嘉. EDA與單片機及SOPC一體化實驗教學(xué)平臺研制[J].實驗技術(shù)管理,2013,30(1):73-77.

實驗教學(xué)與課程建設(shè)

Construction and Application of MCU Experimental Platform Based on FPGA

Wan Jun1, Heng Xueyong2
1. School of Urban Rail Transportation, Changzhou University, Changzhou, 213164, China 2. Huaide College, Changzhou University, Changzhou, 213164, China

Abstract:For the existing problems of current mainstream experimental platforms used in the MCU course, a new MCU experimental platform is designed and developed based on FPGA technology. The hardware design and implementation of MCU IP core is given. By combining a specific example, the corresponding experiment procedures are described. This experimental platform can meet the needs of MCU course experimental teaching, and can effectively develop students software and hardware design capabilities.

Key words:FPGA; MCU; experimental platform; IP Core

基金項目：2014年常州大學(xué)教育教學(xué)研究課題(編號：GJY2014067)；2015年常州大學(xué)機械城軌學(xué)院教育教學(xué)研究課題(編號：JXJY2015005)。

作者簡介：萬軍，博士，講師。

收稿日期：2015-08-12