韓冰杰， 張曉林， 申 晶

(北京航空航天大學(xué)電子信息工程學(xué)院 北京 100191)

引 言

低噪聲放大器是射頻接收機(jī)前端的第一級(jí)電路，它直接將天線耦合接收到的微弱信號(hào)進(jìn)行放大，并將放大后的信號(hào)傳遞給其他電路進(jìn)行處理。低噪聲放大器的特殊位置決定了它在接收機(jī)中的重要性。

對(duì)于工作在多頻段的射頻接收機(jī)，一般采用多個(gè)相互獨(dú)立的窄帶低噪聲放大器并行工作，這將不可避免地提高電路的復(fù)雜度，同時(shí)增加成本。本文的雙頻雙系統(tǒng)導(dǎo)航接收機(jī)選用寬帶低噪聲放大器，降低了系統(tǒng)的復(fù)雜度及成本。

為實(shí)現(xiàn)低噪聲放大器在工作頻段內(nèi)的輸入阻抗匹配，常使用以下幾種寬帶匹配結(jié)構(gòu):電阻反饋共源結(jié)構(gòu)、源極電感負(fù)反饋共源結(jié)構(gòu)、分布式結(jié)構(gòu)和共柵結(jié)構(gòu)等。由于共柵結(jié)構(gòu)僅需引入一個(gè)外加電感，即可實(shí)現(xiàn)較寬頻帶上的輸入阻抗匹配，故被廣泛應(yīng)用在寬帶低噪聲放大器的設(shè)計(jì)當(dāng)中。

一般而言，窄帶系統(tǒng)的輸入阻抗匹配性能要優(yōu)于寬帶系統(tǒng)，而阻抗匹配性能將直接影響噪聲性能的好壞。因此，對(duì)于寬帶低噪聲放大器，需要采用噪聲抵消技術(shù)來(lái)彌補(bǔ)阻抗匹配性能導(dǎo)致的噪聲性能下降。噪聲抵消技術(shù)的主要思想是，在原有電路的基礎(chǔ)上增加一條新的路徑，使有用信號(hào)通過(guò)兩條路徑后同相疊加，有用信號(hào)能量得到增強(qiáng)，而噪聲信號(hào)在路徑的輸出端被反相抵消。

本文采用共柵結(jié)構(gòu)設(shè)計(jì)了一款寬帶低噪聲放大器LNA(Low Noise Amplifier)，并采用噪聲抵消技術(shù)降低噪聲系數(shù)，該LNA在1GHz～2GHz工作頻帶內(nèi)的最大噪聲系數(shù)為3.63dB。

1 電路設(shè)計(jì)

1.1 輸入阻抗匹配

低噪聲放大器作為射頻接收機(jī)的第一級(jí)電路，必須實(shí)現(xiàn)輸入阻抗匹配，降低反射系數(shù)。共柵結(jié)構(gòu)具有良好的寬帶阻抗匹配特性，可在較寬工作頻帶上實(shí)現(xiàn)50Ω的輸入阻抗匹配。圖1給出了共柵結(jié)構(gòu)的原理圖和小信號(hào)等效電路。

圖1 共柵結(jié)構(gòu)的原理圖和小信號(hào)等效電路Fig.1 Schematic diagram and small-signal equivalent circuit of common-gate architecture

圖1(a)中，ZL是共柵結(jié)構(gòu)的漏極負(fù)載，Ls與NMOS管M的柵源電容Cgs構(gòu)成并聯(lián)諧振電路，以實(shí)現(xiàn)輸入阻抗匹配。對(duì)圖1(b)所示的小信號(hào)等效電路進(jìn)行分析，同時(shí)考慮下一級(jí)電路的輸入阻抗Zin1，可得到共柵結(jié)構(gòu)輸入阻抗的表達(dá)式為［1］

圖1(b)中，假設(shè)構(gòu)成Zs(ω)和Zo(ω)的電容和電感Q值很高，可將二者分別表示成實(shí)部和虛部相加的形式。其中Zs僅由Ls和Cgs構(gòu)成，表現(xiàn)為純電抗。令

將式(2)和式(3)代入式(1)并化簡(jiǎn)，可得

由式(4)可以看出，由于電路工作在1～2GHz，Zin(ω)的虛部主要取決于Xs(ω)，Xo(ω)的影響不大。為使Zin(ω)匹配到50Ω附近，需要調(diào)整晶體管M的溝道尺寸和工作點(diǎn)，使gm值約為20mS，還需調(diào)整Ls值，使其與Cgs構(gòu)成的并聯(lián)電路諧振在工作頻帶的中心頻點(diǎn)。

1.2 噪聲抵消

共柵結(jié)構(gòu)電路簡(jiǎn)單，其噪聲主要來(lái)源是MOS管的熱噪聲，而晶體管的熱噪聲主要在溝道中產(chǎn)生。對(duì)于工作在飽和區(qū)的長(zhǎng)溝道晶體管，可將此噪聲源模擬成一個(gè)橫跨在源極和漏極之間的電流源［2］。

圖2為共柵結(jié)構(gòu)的噪聲抵消原理圖，圖中晶體管M1為共柵放大電路，In，M1等效為M1的溝道熱噪聲源，M2和M3分別構(gòu)成兩個(gè)共源放大電路，噪聲電流源In，M1分別在負(fù)載電阻RL和電源內(nèi)阻Rs上產(chǎn)生兩個(gè)大小不等、相位相同的壓降，使得M2和M3的柵極電壓相位相反，從而產(chǎn)生反相的漏極電流In，M2和In，M3，疊加后得到的輸出噪聲電流In，out減小，達(dá)到削減噪聲的目的。

對(duì)噪聲抵消電路的具體參數(shù)進(jìn)行推導(dǎo)，使得In，M2和In，M3在輸出端完全抵消，即In，out=0［3］

可得噪聲完全抵消條件為Rsgm3=RLgm2。

圖2 共柵結(jié)構(gòu)的噪聲抵消原理Fig.2 Schematic diagram of noise canceling in common-gate architecture

2 噪聲優(yōu)化設(shè)計(jì)

綜合以上兩種技術(shù)，設(shè)計(jì)基于噪聲抵消技術(shù)的寬帶低噪聲放大器，電路原理圖如圖3所示，圖中M1是共柵結(jié)構(gòu)，源極電感Ls與M1的柵源電容Cgs1決定電路的輸入阻抗匹配，M2和M3為兩個(gè)共源結(jié)構(gòu)，共同構(gòu)成了M1的噪聲抵消電路。

假設(shè)圖3所示電路輸入阻抗匹配良好，且噪聲抵消結(jié)構(gòu)可以完全消除M1的溝道熱噪聲，此時(shí)電路中的噪聲主要是R1、R2和M2、M3的熱噪聲。由于R2阻值相對(duì)MOS管的輸出電阻較小，其熱噪聲可忽略不計(jì)。要盡可能降低電路的噪聲系數(shù)，可以調(diào)整R1的阻值和MOS管M2、M3的尺寸。但這些改變不可避免地會(huì)影響電路的增益、功耗等其他性能，因此需要在電路設(shè)計(jì)過(guò)程中找到合理的折中點(diǎn)，在實(shí)現(xiàn)噪聲優(yōu)化的同時(shí)，滿足系統(tǒng)的整體性能要求。

圖3 基于噪聲抵消技術(shù)的LNA原理Fig.3 Schematic diagram of the proposed LNA based on noise canceling technology

2.1 溝道寬度優(yōu)化

2.1.1 M2溝道寬度優(yōu)化

為實(shí)現(xiàn)具有優(yōu)異噪聲性能的LNA，對(duì)電路中以R1、M2、M3為主的各元器件參數(shù)進(jìn)行優(yōu)化設(shè)計(jì)。設(shè)計(jì)中發(fā)現(xiàn)，MOS管M2溝道寬度的改變會(huì)對(duì)噪聲系數(shù)曲線產(chǎn)生較大的影響，其變化規(guī)律如圖4所示。

選取圖4中各噪聲系數(shù)曲線中心頻點(diǎn)1.414GHz對(duì)應(yīng)的NF值，繪制如圖5所示的中心頻率噪聲系數(shù)隨M2溝道寬度變化的曲線圖。由圖5可知，M2的溝道寬度應(yīng)在48μm～64μm之間選取。

圖4 NF隨M2溝道寬度的變化Fig.4 NF with different channel widths of M2

圖5 中心頻點(diǎn)NF隨M2溝道寬度的變化曲線Fig.5 NF at center frequency versus channelwidth of M2

2.1.2 M3溝道寬度優(yōu)化

由1.2節(jié)可知，為使M1的溝道熱噪聲完全抵消，M3應(yīng)具有較大的跨導(dǎo)值gm3。在gm3增大過(guò)程中，電路會(huì)逐步逼近噪聲完全抵消條件，但同時(shí)會(huì)使M3的漏極電流增加，帶來(lái)功率損耗的大幅上升。因此，M3溝道寬度的選取要綜合考慮噪聲性能和功率損耗。

2.2 負(fù)載優(yōu)化

隨著負(fù)載RL阻值的增大，電路主放大結(jié)構(gòu)的漏極電流減小，電路整體噪聲系數(shù)降低。但RL阻值的改變會(huì)引起M1直流工作點(diǎn)和跨導(dǎo)的變化，影響電路的輸入阻抗匹配。對(duì)負(fù)載RL的阻值進(jìn)行優(yōu)化，仿真得出不同的RL值對(duì)應(yīng)的輸入反射系數(shù)曲線，如圖6所示。

選取圖6中各輸入反射系數(shù)曲線的最高點(diǎn)，繪制如圖7所示的S11最大值隨RL阻值變化的曲線。為實(shí)現(xiàn)電路的噪聲優(yōu)化，選取圖7中S11max在-10dB左右對(duì)應(yīng)的最大負(fù)載值，約825Ω。

圖6 S11隨R L阻值的變化Fig.6 S11 with different R L values

圖7 S11最大值隨R L阻值的變化曲線Fig.7 Maximum S11 versus R L value

以上述噪聲優(yōu)化得到的參數(shù)為基礎(chǔ)，對(duì)電路中其他元器件的參數(shù)進(jìn)行調(diào)整，可以得到LNA的具體參數(shù)，如表1所示。

表1 LNA的參數(shù)選取Table 1 Parameters of the proposed LNA

2.3 版圖設(shè)計(jì)優(yōu)化

設(shè)計(jì)圖3所示低噪聲放大器電路對(duì)應(yīng)的版圖，依據(jù)后仿結(jié)果對(duì)電路參數(shù)進(jìn)行調(diào)整，得到LNA的最終參數(shù)，如表2所示。

表2 LNA的最終參數(shù)選取Table 2 Final parameters of the proposed LNA

本文設(shè)計(jì)的低噪聲放大器應(yīng)用于接收機(jī)射頻前端，工作頻率比較高，寄生效應(yīng)對(duì)電路影響很大。為盡可能減小版圖后仿結(jié)果與電路前仿結(jié)果的差異，本文設(shè)計(jì)帶有PAD的寬帶低噪聲放大器，其核心電路版圖如圖8所示。

為減小信號(hào)干擾對(duì)電路的影響，版圖采用左右對(duì)稱設(shè)計(jì)。本設(shè)計(jì)將電路中三個(gè)NMOS管分別拆分成兩個(gè)等尺寸小單元的并聯(lián)，在版圖中對(duì)稱放置;在參數(shù)選擇過(guò)程中，將四個(gè)耦合電容設(shè)置成兩兩數(shù)值相等;布線及PAD的放置也盡可能地滿足電路的對(duì)稱性。

本設(shè)計(jì)在版圖外圍采用雙層電源環(huán)進(jìn)行保護(hù)，以減小信號(hào)串?dāng)_和襯底噪聲對(duì)電路噪聲系數(shù)的影響。

圖8 帶有PAD的LNA版圖Fig.8 Layout of the proposed LNA with PAD

3 仿真結(jié)果

本文中低噪聲放大器采用SMIC 0.18μm 1P6M RF CMOS工藝實(shí)現(xiàn)，設(shè)計(jì)與仿真均使用Cadence軟件完成。LNA的噪聲系數(shù)仿真結(jié)果如圖9所示，輸入反射系數(shù)仿真結(jié)果如圖10所示，功率增益仿真結(jié)果如圖11所示，1dB壓縮點(diǎn)仿真結(jié)果如圖12所示。仿真結(jié)果顯示，該寬帶低噪聲放大器在1GHz～2GHz工作頻帶內(nèi)，輸入1dB壓縮點(diǎn)在1.414GHz處為-6.93dBm，輸入反射系數(shù)S11小于-10dB，噪聲系數(shù)NF小于3.63dB，功率增益S21大于7.49dB，在1.8V電源電壓下，主體電路功耗為18.8mW。

圖9 噪聲系數(shù)仿真結(jié)果Fig.9 Simulation result of the noise figure

圖10 輸入反射系數(shù)仿真結(jié)果Fig.10 Simulation result of the input reflection coefficient

圖11 功率增益仿真結(jié)果Fig.11 Simulation result of power gain

圖12 1dB壓縮點(diǎn)仿真結(jié)果Fig.12 Simulation result of the 1dB compression point

表3給出了本文設(shè)計(jì)的低噪聲放大器與其他低噪聲放大器的性能對(duì)比，可以看出本文設(shè)計(jì)的LNA具有良好的輸入阻抗匹配特性和較高的線性度，并實(shí)現(xiàn)了較低的噪聲系數(shù)。

表3 本文LNA與其他LNA性能對(duì)比Table 3 Performance comparison of the proposed LNA and other reported LNAs

4 結(jié)束語(yǔ)

本文采用共柵結(jié)構(gòu)，利用噪聲抵消技術(shù)，設(shè)計(jì)了一款可工作在1GHz～2GHz頻帶內(nèi)的寬帶低噪聲放大器。該低噪聲放大器電路復(fù)雜度較低，具有良好的輸入阻抗匹配特性和較高的線性度，并且噪聲系數(shù)較低，可廣泛應(yīng)用于航空航天領(lǐng)域的射頻接收機(jī)。

［1］Lu Y， Yeo K S， Cabuk A， et al.A Novel CMOS Low-noise Amplifier Design for 3.1-to 10.6-GHz Ultra-wide-band Wireless Receivers［J］.Circuits & Systems I Regular Papers IEEE Transactions on， 2006， 53(8):1683 ～1692.

［2］Thomas H Lee.CMOS射頻集成電路設(shè)計(jì)［M］.余志平，譯.第二版.北京:電子工業(yè)出版社，2004:37～38.Thomas H Lee.The Design of CMOS Radio-frequency Integrated Circuits［M］.Yu Zhiping， translate.Second Edition.Beijing:Publishing House of Electronics Industry，2004:37～38.

［3］Liao C F.A Broadband Noise-canceling CMOS LNA for 3.1-10.6-GHz UWB Receivers［J］.IEEE Trans.on Solid-State Circuits，2007，42(2):329～339.

［4］徐國(guó)明.基于0.18μm工藝CMOS超寬帶低噪聲放大器設(shè)計(jì)［J］.電子與封裝，2011，11(4):31～34.Xu Guoming.Design of an Ultra Wideb and Low Noise Amplifier Based on 0.18 μm CMOS technology［J］.Electronics&Packaging，2011，11(4):31～34.

［5］Chen FH， Lin SY， Li L Y， et al.4.2-4.8 GHz CMOS Variable Gain LNA for Chinese UWB Application［C］//Microwave and Millimeter Wave Technology(ICMMT)，2010 IEEE International Conference on.Chengdu:IEEE，2010:1922～1924.

［6］Hung W H， Lin K T， Hsieh JY， et al.A 2-6GHz Broadband CMOS Low-noise Amplifier with Current Reuse Topology Utilizing a Noise-shaping Technique［C］//Circuits and Systems(ISCAS)， 2011 IEEE International Symposium on.Rio de Janeiro:IEEE，2011:1291～1294.