藺智挺， 彭春雨， 朱家俊(安徽大學(xué) 電子信息工程學(xué)院，安徽 合肥 230601)

?

·實(shí)習(xí)與實(shí)訓(xùn)·

模擬集成電路設(shè)計(jì)實(shí)訓(xùn)

藺智挺， 彭春雨， 朱家俊
(安徽大學(xué) 電子信息工程學(xué)院，安徽 合肥 230601)

Cadence是一款性能優(yōu)異的EDA軟件。將Cadence軟件應(yīng)用于高等學(xué)校實(shí)訓(xùn)教學(xué)，是一種經(jīng)濟(jì)高效的教學(xué)手段。介紹了基于Cadence軟件的靜態(tài)隨機(jī)存儲(chǔ)單元設(shè)計(jì)實(shí)訓(xùn)的實(shí)訓(xùn)內(nèi)容，涵蓋了電路原理圖繪制，電路原理圖仿真，電路版圖生成，電路版圖檢查。描述了基于Cadence軟件進(jìn)行CMOS模擬電路設(shè)計(jì)的流程，方法及關(guān)鍵操作步驟，指出了版圖設(shè)計(jì)的關(guān)鍵點(diǎn)，并分析了仿真結(jié)果。通過(guò)該實(shí)訓(xùn)的鍛煉，加深了學(xué)生對(duì)集成電路設(shè)計(jì)流程以及靜態(tài)隨機(jī)存儲(chǔ)器原理的理解，激發(fā)學(xué)生學(xué)習(xí)熱情與興趣，增強(qiáng)他們的主觀(guān)能動(dòng)性，以及發(fā)現(xiàn)、分析、解決問(wèn)題的能力。

實(shí)驗(yàn)教學(xué)； Cadence； 靜態(tài)隨機(jī)存儲(chǔ)器

0 引 言

實(shí)踐教學(xué)是大學(xué)專(zhuān)業(yè)教學(xué)體系的重要組成部分，是理論和實(shí)踐相結(jié)合，培養(yǎng)學(xué)生創(chuàng)新能力的重要環(huán)節(jié)[1]。開(kāi)設(shè)綜合性設(shè)計(jì)性實(shí)踐是提高學(xué)生動(dòng)手能力以及實(shí)施素質(zhì)教育的有效方式。綜合性實(shí)踐要求將基礎(chǔ)知識(shí)、技能訓(xùn)練與實(shí)際環(huán)境問(wèn)題相結(jié)合，通過(guò)學(xué)生對(duì)相關(guān)知識(shí)點(diǎn)的綜合學(xué)習(xí)和應(yīng)用，促進(jìn)學(xué)生對(duì)基礎(chǔ)理論知識(shí)的理解和多學(xué)科知識(shí)的綜合運(yùn)用，激發(fā)學(xué)生探索未知的學(xué)習(xí)熱情，增強(qiáng)學(xué)生主觀(guān)能動(dòng)性，全面提高其動(dòng)手能力，使學(xué)生得到全面的智能與技能訓(xùn)練，創(chuàng)新和實(shí)踐能力得到培養(yǎng)和提高[2-9]。靜態(tài)隨機(jī)存儲(chǔ)單元設(shè)計(jì)實(shí)訓(xùn)是從國(guó)家重大專(zhuān)項(xiàng)提煉而得。SRAM是英文Static RAM的縮寫(xiě)，即靜態(tài)隨機(jī)存儲(chǔ)器。它是一種具有靜止存取功能的電路，不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。存儲(chǔ)單元主要由交叉耦合的反相器構(gòu)成[10-12]。通過(guò)存儲(chǔ)單元設(shè)計(jì)實(shí)訓(xùn)，可加深學(xué)生對(duì)集成電路設(shè)計(jì)以及靜態(tài)隨機(jī)存儲(chǔ)器的理解。實(shí)驗(yàn)所使用的工具為Cadence公司的電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation)產(chǎn)品，其涵蓋了電子設(shè)計(jì)的整個(gè)流程，包括系統(tǒng)級(jí)設(shè)計(jì)，功能驗(yàn)證，IC綜合及布局布線(xiàn)，模擬、混合信號(hào)及射頻IC設(shè)計(jì)，全定制集成電路設(shè)計(jì)，IC物理驗(yàn)證，PCB設(shè)計(jì)和硬件仿真建模等[13-15]。

1 模擬集成電路前端實(shí)驗(yàn)

此部分實(shí)驗(yàn)?zāi)康氖鞘雇瑢W(xué)們掌握SRAM存儲(chǔ)單元電路基本原理，能觸類(lèi)旁通分析和設(shè)計(jì)各類(lèi)CMOS模擬集成電路，掌握CMOS模擬電路設(shè)計(jì)流程和設(shè)計(jì)方法，可獨(dú)立完成模擬電路前端設(shè)計(jì)。

1.1 原理圖繪制

首先打開(kāi)終端并輸入“icfb &”，啟動(dòng)Cadence軟件。在軟件的主界面，點(diǎn)擊Tools的Library Manager，從中可以看到文件存放的結(jié)構(gòu)。其中Library欄顯示庫(kù)文件夾，Cell指代單元，View就是Cell的不同表現(xiàn)形式。如一個(gè)MOS管就是一個(gè)Cell，但這個(gè)MOS管有原理圖、版圖、hspice模型、spectre模型4個(gè)View。

這里需新建一個(gè)Library，本實(shí)驗(yàn)的各種文件都是在這個(gè)Library(文件夾)之下。這一步應(yīng)注意選擇鏈接techfile。接下來(lái)在SRAM的Library里面新建Cell，并雙擊View中的schematic開(kāi)始進(jìn)行電路原理圖的編輯。schematic editing面板左邊的圖標(biāo)分別表示檢查并保存、保存、放大、縮小、移動(dòng)、復(fù)制、刪除、撤銷(xiāo)等各種常規(guī)操作，這些操作將會(huì)在我們之后的原理圖繪制中發(fā)揮非常重要的作用。下表一給出一些schematic editing下常用的默認(rèn)快捷鍵設(shè)置：

通過(guò)上述快捷鍵的合理運(yùn)用我們可以畫(huà)出如圖1所示的SRAM六管Bit Cell原理圖，Bit Cell的核心是由兩個(gè)交叉耦合的反相器(NM0、PM0和NM1、PM1)形成的正反饋的雙穩(wěn)態(tài)鎖存器和兩個(gè)傳輸NMOS管(NM2和NM3)組成的。在讀、寫(xiě)操作的過(guò)程中，字線(xiàn)WL(Word Line)都是有效的。此時(shí)，NM2和NM3都是導(dǎo)通的，數(shù)據(jù)存儲(chǔ)點(diǎn)(Q和NQ)，即NM1，NM0漏端，和位線(xiàn)BL及BLB(Bit Line和Bit Line Bar)通過(guò)NM2和NM3直接連在一起。在數(shù)據(jù)保持狀態(tài)，字線(xiàn)WL是無(wú)效的。此時(shí)，這時(shí)NM2和NM3都是關(guān)斷的，數(shù)據(jù)存儲(chǔ)點(diǎn)和位線(xiàn)完全被NM2和NM3隔離，內(nèi)部數(shù)據(jù)與外部數(shù)據(jù)的交換被切斷。在不斷電的條件下，功能完好的SRAM單元能夠保證良好的讀、寫(xiě)操作以及穩(wěn)定的數(shù)據(jù)保持。在確認(rèn)原理圖正確無(wú)誤的基礎(chǔ)上，把原理圖封裝成symbol進(jìn)行仿真測(cè)試。這里對(duì)vdd，gnd引腳做了簡(jiǎn)化處理，目的使學(xué)生在測(cè)試時(shí)抓住重點(diǎn)。(圖中所有的MOS管都使用默認(rèn)寬長(zhǎng)比的參數(shù)，如需更改參數(shù)改進(jìn)性能，可選中后按q進(jìn)行修改。)點(diǎn)擊Design的Create Cellview的From Cellview，并對(duì)字線(xiàn)、位線(xiàn)的位置重新進(jìn)行擺放。這里我們需要注意修改之后點(diǎn)擊List按鈕，查看其I/O方向是否正確，如果出錯(cuò)需要及時(shí)更正。

表1 原理圖編輯器常用快捷鍵

圖1 SRAM經(jīng)典六管Bit Cell原理圖

1.2 原理圖仿真

學(xué)生自己設(shè)計(jì)并搭建測(cè)試電路。由于畫(huà)版圖的時(shí)候并不需要把外圍測(cè)試電路納入版圖中，所以，我們?cè)赟RAM文件夾內(nèi)新建一個(gè)Cell用來(lái)存放測(cè)試電路。通過(guò)對(duì)SRAM單元結(jié)構(gòu)和讀寫(xiě)操作工作原理的分析，我們可以建立如下的參考測(cè)試電路：

這里我們只做簡(jiǎn)單的測(cè)試便使用開(kāi)關(guān)代替復(fù)雜的傳輸管結(jié)構(gòu)，位線(xiàn)上分別加上兩個(gè)相同的電容用以模擬寄生效應(yīng)。這里我們只完成對(duì)信號(hào)“1”的讀寫(xiě)操作，信號(hào)“0”的操作與之相似，只要修改開(kāi)關(guān)下的電平信號(hào)即可。修改各信號(hào)源激勵(lì)參數(shù)，用以產(chǎn)生讀寫(xiě)操作的時(shí)序。這里我們采用控制能力更強(qiáng)的Vpwl信號(hào)源來(lái)產(chǎn)生不規(guī)則矩形信號(hào)。檢查并保存后，即可進(jìn)行仿真。打開(kāi)仿真窗口，從原理圖窗口中點(diǎn)擊Tools的Analog Design Environment。設(shè)置仿真參數(shù)：選擇瞬態(tài)仿真，設(shè)置仿真的時(shí)間，并選擇仿真精度。選擇Outputs下To Be Plotted的Select On Schematic，此時(shí)會(huì)自動(dòng)跳到schematic editing窗口，我們把需要觀(guān)察的連線(xiàn)高亮。需注意的是，在這里我們同時(shí)需要觀(guān)察symbol內(nèi)部波形，因此便用到了如前所述的快捷鍵e進(jìn)入symbol。設(shè)置完成后點(diǎn)擊Simulation的Netlist and Run便會(huì)出現(xiàn)如圖3所示的波形：

圖3 SRAM存儲(chǔ)單元仿真波形圖

這里可以看到在寫(xiě)入數(shù)據(jù)之前由于不定態(tài)使SRAM內(nèi)部產(chǎn)生了信號(hào)“0”，這是一個(gè)合理的現(xiàn)象。寫(xiě)操作時(shí)，兩位線(xiàn)一個(gè)充電到高電平，另一個(gè)放電至低電平，例如BL=VDD，BLB=0。然后選中字線(xiàn)WL，兩個(gè)傳輸NMOS管(N2和N3)隨即導(dǎo)通，進(jìn)行寫(xiě)操作。若存儲(chǔ)點(diǎn)Q存儲(chǔ)“1”，NQ存儲(chǔ)“0”，將BL預(yù)充到高電平，BLB預(yù)放至低電平。選中WL后，雖然兩傳輸管導(dǎo)通，但是存儲(chǔ)點(diǎn)存儲(chǔ)信息將不會(huì)發(fā)生變化。若存儲(chǔ)點(diǎn)Q存儲(chǔ)“0”，NQ存儲(chǔ)“1”，將BL預(yù)充高電平，BLB預(yù)放至低電平。選中WL后，兩傳輸管導(dǎo)通。則NM0、PM1逐漸導(dǎo)通，NM1、PM0逐漸截止。最終，Q點(diǎn)電壓上升到高電平，NQ電壓下降到低電平，寫(xiě)操作成功，電路達(dá)到穩(wěn)定的存儲(chǔ)狀態(tài)。讀操作前須先將兩位線(xiàn)均預(yù)充到高電平。待到字線(xiàn)有效后，傳輸管導(dǎo)通，相應(yīng)的位線(xiàn)通過(guò)對(duì)應(yīng)驅(qū)動(dòng)管放電至低電平，讀操作成功。以存儲(chǔ)點(diǎn)Q存儲(chǔ)“1”，NQ存儲(chǔ)“0”為例，詳細(xì)說(shuō)明讀操作過(guò)程。如圖3所示，NM3與NM0形成通路，BLB上預(yù)充的高電平，將通過(guò)該通路放電。同理，NM2與PM1形成通路，由于VDD的存在，在BLB放電過(guò)程中，BL將始終維持高電平。最終，BLB放電至低電平，而B(niǎo)L依然是高電平，讀操作成功。此時(shí)，要指導(dǎo)學(xué)生找出內(nèi)部電平產(chǎn)生小幅度抖動(dòng)的原因，并獨(dú)立解決。

2 模擬集成電路后端實(shí)驗(yàn)

2.1 版圖生成

版圖是將設(shè)計(jì)轉(zhuǎn)化為芯片關(guān)鍵的一步，畫(huà)版圖使用的工具為L(zhǎng)ayoutXL，畫(huà)版圖時(shí)要注意對(duì)齊，可以按q鍵，在屬性對(duì)話(huà)框中修改xy坐標(biāo)。有些層必須相距一定的距離，有些層可以重疊，這個(gè)需要對(duì)各層設(shè)計(jì)規(guī)則都有一定的了解?？梢渣c(diǎn)擊LSW上的Sort菜單選擇By Mask Nunber重新排序：其中NW代表N阱，GT代表柵極，CT代表接觸孔contact，M1是金屬1層，V1 是金屬1、2層通孔via。

畫(huà)版圖關(guān)鍵點(diǎn)在于布局。布局是基于對(duì)電路的理解，要注意：管子的對(duì)稱(chēng)性，電源的走向，pin腳的布局，干擾的減少與屏蔽，走線(xiàn)空間預(yù)留等等。使用m鍵可以移動(dòng)器件，將他們的位置擺放好，6管存儲(chǔ)單元的Nmos與Pmos可以如圖4所示擺放：

圖4 SRAM存儲(chǔ)單元布局圖

2.2 版圖檢查

版圖繪制過(guò)程需至少做兩種檢查：DRC(Design Rule Check)與LVS(Layout VS Schematics)。其中DRC是針對(duì)最后的版圖結(jié)果做檢查，以校驗(yàn)其是否違反工藝限制，而LVS是針原理圖和版圖做一致性驗(yàn)證。這兩種檢查需重復(fù)多次，而且為了減少排錯(cuò)的困難，繪制一部分版圖后即應(yīng)進(jìn)行DRC檢查。

3 結(jié) 語(yǔ)

本文設(shè)計(jì)了基于Cadence的SRAM存儲(chǔ)單元設(shè)計(jì)實(shí)訓(xùn)。設(shè)計(jì)性綜合性較強(qiáng)，需將理論知識(shí)應(yīng)用于設(shè)計(jì)之中，涵蓋了全定制集成電路設(shè)計(jì)設(shè)計(jì)的整個(gè)流程，加深了學(xué)生對(duì)集成電路設(shè)計(jì)以及靜態(tài)隨機(jī)存儲(chǔ)器的理解，培養(yǎng)了發(fā)現(xiàn)、分析、解決問(wèn)題的能力。本次實(shí)訓(xùn)取得良好的教學(xué)效果。

[1] 金 蓉, 高 明, 王偉明. 基于A(yíng)gentX++的MIB擴(kuò)展實(shí)驗(yàn)設(shè)計(jì)[J]. 實(shí)驗(yàn)室研究與探索, 2012, 31(8):46-49.

[2] 施鼎方, 徐竟成, 朱毓秀, 等. 開(kāi)設(shè)綜合性實(shí)驗(yàn)項(xiàng)目促進(jìn)創(chuàng)新能力培養(yǎng)[J]. 實(shí)驗(yàn)室研究與探索, 2012, 31(8): 85-87.

[3] 牛慶瑋, 胡 偉, 劉 臻, 等. 學(xué)生創(chuàng)新能力培養(yǎng)的實(shí)踐教學(xué)體系研究與實(shí)踐[J]. 中國(guó)大學(xué)教學(xué), 2011(10): 70-73.

[4] 黃大明, 秦鋼年, 楊春蘭, 等. 提高實(shí)驗(yàn)教學(xué)人才培養(yǎng)功能適應(yīng)創(chuàng)新人才培養(yǎng)[J]. 實(shí)驗(yàn)室研究與探索, 2011, 30(6): 126-129.

[5] 李楊帆, 朱曉東. 科研訓(xùn)練計(jì)劃與大學(xué)生創(chuàng)新能力培養(yǎng)[J]. 中國(guó)大學(xué)教學(xué), 2011(4): 24-25.

[6] 皮之軍, 李建海, 于 敏, 等. 開(kāi)放式實(shí)驗(yàn)教學(xué)模式的研究與探索[J]. 實(shí)驗(yàn)技術(shù)與管理, 2010, 27(5): 27-29.

[7] 朱昌平, 劉昌偉, 黃 波, 等. 通過(guò)團(tuán)隊(duì)建設(shè)促進(jìn)IT大學(xué)生實(shí)踐創(chuàng)新能力的提高[J]. 實(shí)驗(yàn)技術(shù)與管理, 2010, 27(5): 122-126.

[8] 劉 艷, 朱昌平, 宋鳳琴, 等. 模擬電子技術(shù)實(shí)驗(yàn)教學(xué)中的學(xué)生實(shí)踐能力培養(yǎng)[J]. 實(shí)驗(yàn)技術(shù)與管理, 2010, 27(2): 110-112.

[9] 陳國(guó)金. 工科類(lèi)大學(xué)生創(chuàng)新教學(xué)實(shí)踐[J]. 實(shí)驗(yàn)室研究與探索, 2010, 29(3): 95-97.

[10] 柏 娜, 馮 越, 尤肖虎, 等. 極低電源電壓和極低功耗的亞閾值SRAM存儲(chǔ)單元設(shè)計(jì)[J]. 東南大學(xué)學(xué)報(bào)(自然科學(xué)版), 2013, 43(2): 268-273.

[11] Singh R K, Pattanaik M, Shukla N K. Characterization of a novel low-power SRAM bit-cell structure at deep sub-micron CMOS technology for multimedia applications[J]. Circuits & Systems, Scientific Research, USA, 2012, 3(1): 23.

[12] Sharma V, Catthoor F, Dehaene W. SRAM Bit Cell Optimization[M]. SRAM Design for Wireless Sensor Networks. Springer New York, 2013: 9-30.

[13] Fei Y, Jie Z, Wang J,etal. Reform and Practice of “Intergrated Circuit (IC) Layout Design” Course in the Vocational College [C]//International Conference on Education Technology and Management Science, 2013: 1260-1262.

[14] Yu J, Deng R, Yuan H,etal. A high speed and high gain CMOS receiver chip for a pulsed time-of-flight laser rangefinder[C]//International Symposium on Photoelectronic Detection and Imaging, 2011: 819229.

[15] 沈文君. 基于Cadence的網(wǎng)絡(luò)攝像機(jī)終端硬件研究與設(shè)計(jì)[D]. 杭州：浙江工業(yè)大學(xué), 2011.

Practical Teaching in Analog IC Design

LINZhi-ting,PENGChun-yu,ZHUJia-jun
(School of Electronics and Information Engineering, Anhui University, Hefei 230601, China)

Cadence is excellent software. It provides an economical and efficient technical method in practical courses. This study explains the principles and the contents of the experiments including the circuit schematic design, schematic simulation, layout design, LVS and DRC. It describes the CMOS analog circuit design process and the key design steps based on the Cadence software, points out the key of layout design, and analyzes the simulation results. This type of circuit design can enhance students’ enthusiasm, interest and initiative, cultivate their ability to find, analyze and solve problems, and deepen their understanding of the IC design and the principle of the SRAM.

experimental teaching; Cadence; SRAM

2014-01-17

國(guó)家科技重大專(zhuān)項(xiàng)課題(2011ZX01034-001-002-003)；安徽省高校自然科學(xué)基金(KJ2013A006)；安徽大學(xué)教學(xué)改革與建設(shè)項(xiàng)目研究成果(xjjyxm14006)

藺智挺(1981-)，男，遼寧新賓人，博士，副教授，從事模擬集成電路設(shè)計(jì)。Tel.：0551-63861957；E-mail：ztlin@ahu.edu.cn

TN 702

A

1006-7167(2015)02-0214-04