許 琬，張 昕，章文通，喬 明

（電子科技大學(xué)電子薄膜與集成器件國(guó)家重點(diǎn)實(shí)驗(yàn)室，成都 610054）

1 引言

二極管是最早使用和最基礎(chǔ)的電子器件，目前商業(yè)化的功率二極管以PIN功率二極管和肖特基勢(shì)壘功率二極管（Schottky Barrier Diode）為主。PIN二極管有著高耐壓、大導(dǎo)通電流、低反向泄漏電流和低導(dǎo)通損耗等優(yōu)點(diǎn)，但PIN二極管內(nèi)建電勢(shì)較高，約為0.7 V，電導(dǎo)調(diào)制效應(yīng)在漂移區(qū)中產(chǎn)生的大量少數(shù)載流子降低了器件的關(guān)斷速度，限制了二極管向高頻化方向發(fā)展[1]。肖特基二極管正向開(kāi)啟電壓小，且沒(méi)有少子存儲(chǔ)效應(yīng)，開(kāi)關(guān)頻率高，但是反向泄漏電流大，且漂移區(qū)電阻與器件耐壓成2.5次方的矛盾關(guān)系[2]，阻礙其在高壓大電流范圍的應(yīng)用[3]。

為解決此問(wèn)題，已提出了溝道二極管技術(shù)[4~7]，但是此技術(shù)與肖特基二極管相比優(yōu)勢(shì)不大。因此Vladimir Rodov等人提出了一種超勢(shì)壘功率二極管[8]，降低了二極管的開(kāi)啟電壓。但是這些結(jié)構(gòu)利用的是增強(qiáng)型的MOSFET，工作電壓至少要達(dá)到MOS管的閾值電壓時(shí)，器件才能開(kāi)啟，器件的開(kāi)啟電壓相對(duì)較高。

本文針對(duì)傳統(tǒng)二極管開(kāi)啟電壓高、泄漏電流大等問(wèn)題，提出了一種積累型槽柵超勢(shì)壘二極管。從原理上解釋器件開(kāi)啟電壓較低的原因，用仿真軟件分析不同N-寬度和濃度對(duì)開(kāi)啟電壓和泄漏電流的影響，以及不同N型外延層濃度和厚度對(duì)開(kāi)啟電壓和擊穿電壓的影響，并與PIN二極管和肖特基二極管的開(kāi)啟電壓和泄漏電流作對(duì)比。

2 理論分析

圖1（a）是積累型槽柵超勢(shì)壘二極管的結(jié)構(gòu)示意圖，相比于常規(guī)超勢(shì)壘二極管，N-區(qū)為電流提供通道，溝道長(zhǎng)度由N+區(qū)和N外延區(qū)間的N-區(qū)長(zhǎng)度決定，易于控制。N+區(qū)、N-區(qū)、N外延區(qū)與N+襯底形成N型積累型MOSFET的電子通路。P+區(qū)與N外延區(qū)和N+襯底形成PIN二極管結(jié)構(gòu) 。圖1（b）是超勢(shì)壘二極管的等效電路圖，可等效為一個(gè)N型積累型MOSFET和PN結(jié)并聯(lián)，該N型積累型MOSFET的漏極和多晶硅柵極短接，共同構(gòu)成超勢(shì)壘二極管的陽(yáng)極，N+襯底構(gòu)成超勢(shì)壘二極管的陰極。N型積累型MOSFET的體區(qū)、漏極、柵極和源極分別對(duì)應(yīng)于圖1（a）中的P+區(qū)、N+重?fù)诫s區(qū)、多晶硅柵和N+襯底。

積累型槽柵超勢(shì)壘二極管的開(kāi)啟電壓VF由N型積累型MOSFET的閾值電壓決定。當(dāng)金屬陽(yáng)極加很小的正壓、金屬陰極接地時(shí)，N+區(qū)和N外延區(qū)形成導(dǎo)電溝道。N型積累型MOSFET的體區(qū)接高電位，源區(qū)接低電位，體源電壓VBS為正，由體效應(yīng)可知，閾值電壓絕對(duì)值相比于體源電壓VBS為零時(shí)大，積累型溝道內(nèi)的電荷變多，導(dǎo)通電流增加[9~11]。如圖2所示，在兩個(gè)N+區(qū)下方及柵氧化層底部與N外延層界面處形成電子積累的薄層，這有利于進(jìn)一步降低器件的開(kāi)啟電壓。即當(dāng)正向偏置小于P+區(qū)和N+區(qū)之間的寄生PN結(jié)的勢(shì)壘電壓時(shí)，N型積累型MOSFET也會(huì)開(kāi)啟，器件處于正向?qū)顟B(tài)，所以超勢(shì)壘二極管所需的開(kāi)啟電壓比較低。

圖1 積累型槽柵超勢(shì)壘二極管的結(jié)構(gòu)示意與等效電路圖

P+區(qū)、N外延區(qū)和N+襯底分別構(gòu)成PIN二極管的P區(qū)、I區(qū)、N區(qū)，隨著外加電壓的增大，PIN結(jié)構(gòu)中的P區(qū)與N區(qū)之間的電勢(shì)大于PIN二極管的內(nèi)建電勢(shì)，P+區(qū)向N-外延區(qū)注入空穴，同時(shí)N-外延區(qū)向P+區(qū)注入電子，PIN二極管中有大量電流流過(guò)。N型積累型MOSFET的體效應(yīng)和PIN二極管流過(guò)的大電流共同作用使得二極管正向壓降大大降低。

圖2 正向時(shí)積累型槽柵超勢(shì)壘二極管電子電流和耗盡區(qū)示意圖

考慮到體效應(yīng)后，N溝道MOSFET閾值電壓為：

由式（1）可以看出，體源電壓VBS越大，閾值電壓VT越小。漏極電流增大，器件在更小的電壓下即可開(kāi)啟。

當(dāng)外加反向偏置時(shí)，金屬陽(yáng)極和陰極之間存在電勢(shì)差，由P+區(qū)和N外延構(gòu)成的PN結(jié)開(kāi)始耗盡。P+區(qū)的摻雜濃度遠(yuǎn)大于N外延層的摻雜濃度，反偏耗盡層主要向N外延層擴(kuò)展， PN結(jié)快速耗盡，承受反偏電壓，積累型槽柵超勢(shì)壘二極管的反向泄漏電流由PN結(jié)決定，相比于肖特基二極管，反向泄漏電流大大減小。

3 結(jié)果與討論

采用二維器件模擬軟件MEDICI進(jìn)行仿真。具體器件參數(shù)為：N-區(qū)的寬度為0.12 μm，濃度為2.5×1015cm-3，深度為1.8 μm；作為歐姆接觸的N+區(qū)的寬度為0.2 μm，濃度為1×1020cm-3，深度為1.8 μm；頂部P+區(qū)的寬度為0.6 μm，濃度為1×1020cm-3，深度為1.8 μm；N型外延層厚度為10，濃度為2.5×1015cm-3；N+襯底厚度為2.0 μm，濃度為1×1020cm-3；氧化層厚度為0.04 μm；槽柵寬度為0.6 μm，深度為1.96 μm；濃度為1×1022cm-3；器件寬度為2.28 μm。

開(kāi)啟電壓VF隨N-區(qū)寬度變化而變化。圖3為開(kāi)啟電壓和泄漏電流與N-區(qū)寬度和濃度的關(guān)系。在相同N-區(qū)濃度下，增加N-區(qū)寬度，開(kāi)啟電壓降低，這是由于N-區(qū)寬度越大，溝道區(qū)域面積也越大，從而積累的電子越多，器件達(dá)到開(kāi)啟時(shí)所需的電壓就越小。另外，從圖3中可知，在相同N-區(qū)寬度下，N-區(qū)濃度越高，提供的負(fù)電荷更多，更小的電壓就可以使器件獲得較大的電流，因此開(kāi)啟電壓VF更低。仿真中N-的深度和P+相同，實(shí)際中，可根據(jù)耐壓和開(kāi)啟電壓的不同要求適當(dāng)調(diào)整N-的深度。

圖3 開(kāi)啟電壓和泄漏電流與N-區(qū)寬度和濃度的關(guān)系

但是，泄漏電流與N-區(qū)濃度和寬度成正比，考慮到開(kāi)啟電壓和泄漏電流的矛盾關(guān)系，N-區(qū)寬度和濃度要折中。最佳參數(shù)如下：N-區(qū)濃度為2.5×1015cm-3，N-區(qū)的寬度為0.12 μm，N外延層濃度為2.5×1015cm-3。此參數(shù)下的開(kāi)啟電壓約為0.22 V，泄漏電流約為1×10-12A·μm-1。

在此條件下改變N型外延層厚度和濃度，得到開(kāi)啟電壓和擊穿電壓與N型外延層厚度和濃度的關(guān)系，如圖4。從圖4中可知，在相同N型外延層濃度下，外延層濃度越深，外延層的電阻越大，器件開(kāi)啟電壓相對(duì)增大，由于N-區(qū)是影響擊穿電壓的主要因素，所以外延層厚度對(duì)擊穿電壓影響不大。N型外延層濃度越高，提供的電子越多，器件越易開(kāi)啟。積累型槽柵超勢(shì)壘二極管的N型外延層承擔(dān)主要耐壓，外延層濃度越低，越易耗盡，導(dǎo)通電阻越大，器件的開(kāi)啟電壓也越高。

圖4 開(kāi)啟電壓和擊穿電壓與N型外延層深度和濃度的關(guān)系

由于開(kāi)啟電壓和擊穿電壓是一對(duì)矛盾關(guān)系，在設(shè)計(jì)器件時(shí)，N外延層的濃度和厚度要折中，最佳參數(shù)如下：N-區(qū)濃度為2.5×1015cm-3，N外延層濃度為2.5×1015cm-3，N-區(qū)的深度為10 μm，N-區(qū)的寬度為0.12 μm。此參數(shù)下的開(kāi)啟電壓約為0.22 V，泄漏電流約為1×10-12A·μm-1。

圖5是積累型槽柵超勢(shì)壘二極管與PIN二極管和肖特基二極管在相同N外延濃度（2.5×1015cm-3）和厚度（10 μm）下正向電壓的比較圖。由于N-區(qū)形成積累型溝道，在外加很小的陽(yáng)極電壓時(shí)，器件就有很大的電流通過(guò)。從圖中可以看出，積累型槽柵超勢(shì)壘二極管的開(kāi)啟電壓約為0.23 V，比肖特基二極管的開(kāi)啟電壓降低30%，比普通PIN二極管開(kāi)啟電壓降低65%。

圖6是積累型槽柵超勢(shì)壘二極管與PIN二極管和肖特基二極管在相同外延濃度（2.5×1015cm-3）和厚度（10 μm）下泄漏電流的比較。從圖6中可以看出，積累型槽柵超勢(shì)壘二極管、肖特基二極管和PIN二極管的擊穿電壓相差不大，但是泄漏電流不同，這是由于積累型槽柵超勢(shì)壘二極管在反向工作時(shí)，P+區(qū)和N外延層形成的PN結(jié)承擔(dān)反偏電壓，所以反向泄漏電流大大減小，比肖特基二極管降低約50倍。

圖5 相同N外延濃度（2.5×1015 cm-3）和厚度（10 μm）下，積累型槽柵超勢(shì)壘二極管與PIN二極管和肖特基二極管正向電壓比較

圖6 相同外延濃度（2.5×1015 cm-3）和厚度（10 μm）下，積累型槽柵超勢(shì)壘二極管與PIN二極管和肖特基二極管反向泄漏電流的比較

4 結(jié)論

本文提出了一種積累型槽柵超勢(shì)壘二極管，采用N型積累型MOSFET，通過(guò)MOSFET的體效應(yīng)作用降低二極管勢(shì)壘。通過(guò)仿真可知，N-區(qū)寬度和濃度增加，開(kāi)啟電壓降低，泄漏電流增大。N型外延層的厚度減薄和濃度增加，開(kāi)啟電壓也會(huì)略微降低。另外，器件的擊穿電壓與N型外延層濃度成反比，與N型外延層的厚度成正比，所以在具體設(shè)計(jì)中要對(duì)各種影響因素折中考慮。本文提出的積累型槽柵超勢(shì)壘二極管的開(kāi)啟電壓僅有0.23 V左右，并且遠(yuǎn)小于肖特基二極管的泄漏電流，大大提高了器件性能。

[1] Jubadi W M, Noor S N M. Simulations of variable I-layer thickness effects on sillcon PIN diode I-V characteristics[M]. Industrial Electronics & Applications, 2010. 428-432.

[2] XingBi Chen. Optimization of the specific On-Resistance of the COOLMOS [J]. IEEE Transactions on Electron Device, 2001, 48（2）.

[3] Chang H R, Gupta R N. Comparison of 1 200 V silicon carbide Schottky diodes and sillicon power diodes [J].IECEC, 2000, 1: 174-179.

[4] H P Yee, P O Lauritzen, S S Yee. Channel diode, a new power diode [C]. Proc. ISPSD, 1992. 72-79.

[5] S M Sze. Physics of Semiconductor Device [M]. New York:Wiley. 1983.

[6] Q Huang, G A J Amaratunga. MOS contronlled diode, a new power diode [J]. Solid State Electron, 1995, 38:977-980.

[7] Muck, M Becker. Use of super Schottky diodes in a cryogenic radio frequency superconduting quantum interference device readout [Z]. Digital Object Identifier,1995. 376-378.

[8] Gokirmak Ali, Tiwari, Sandip. Accumulated body ultranarrow channel sillicon transistor with extreme threshold voltage tenability [J]. Applied Physics Letters,2007, 24（91）.

[9] Vladimir Rodov, Alexei L. Ankoudinov, Taufik. Super barrier Rectifier, a new generation of power diode [J]. IEEE Transactions on Industry Applications, 2008, 44（1）.

[10] Baishya S, Abhijit Mallik, Sarkar C K. A threshold voltage modiel for DMG-MOS transistors taking into account the varying depth of channel depletion layers around the source and drain [J]. Industrial and Information Systems, 2007.

[11] Salcedo J A, Ortiz-Conde A. New approach for defining the threshold voltage of MOSFETs [J]. Electron Devices,2001, 48: 809-813.