禹玥昀,林 宏*,趙同林,狄光智,石艷玲

(1.西南林業(yè)大學計算機與信息學院,昆明 650224;2.華東師范大學信息科技與技術學院,上海 200062)

?

一種新的SPICE BSIM3v3 HCI可靠性模型的建立及參數(shù)優(yōu)化

禹玥昀1,林 宏1*,趙同林1,狄光智1,石艷玲2

(1.西南林業(yè)大學計算機與信息學院,昆明 650224;2.華東師范大學信息科技與技術學院,上海 200062)

研究中提出了用于描述HCI(熱載流子注入)效應的MOSFET可靠性模型及其建模方法,在原BSIM3模型源代碼中針對7個主要參數(shù),增加了其時間調制因子,優(yōu)化并擬合其與HCI加壓時間(Stress time)的關系式,以寬長比為10 μm/0.5 μm 5 V的MOSFET為研究對象,在開放的SPICE和BSIM3源代碼對模型庫文件進行修改,實現(xiàn)了該可靠性模型。實驗表明,該模型的測量曲線與參數(shù)提取后的I-V仿真曲線十分吻合,因而適用于預測標準工藝MOS器件在一定工作電壓及時間下性能參數(shù)的變化,進而評估標準工藝器件的壽命。

SPICE模型;BSIM3v3模型;熱載流子注入(HCI);可靠性;參數(shù)

VLSI工藝技術向納米量級不斷推進,MOS器件的溝道長度、結深和柵氧厚度等參數(shù)等比例縮小,而在I/O等電路中,電源電壓未能等比例縮小將給MOSFET帶來更為嚴重的HCI效應。熱載流子注入在Si-SiO2界面處及在柵氧中產生大量缺陷,這將會使MOS器件的驅動能力隨著工作時間的不斷增加而降低,從而使其閾值電壓、遷移率等參數(shù)不斷漂移,最終導致MOS器件失效。

科研人員已經提出一些HCI壽命評估模型,例如:Isub/Id模型(胡模型)[1],Vd模型,襯底電流模型[1-2]。這些模型都是在可靠性工程師建立的失效標準下,根據(jù)測得的器件參數(shù)退化量與應力時間確定在相應應力條件下的器件壽命,找到器件壽命與某種應力變量的線性關系,定出所需的常數(shù),從而外推獲得器件正常工作條件下的壽命。應用這些模型可以推算出器件壽命,但無法表征在HCI退化過程中器件電學性能參數(shù)隨時間的變化。本文提出的基于BSIM3的HCI可靠性模型,不僅能夠像普通的SPICE模型那樣評估沒有使用過的器件的性能隨工作時間的變化,而且還能夠像壽命模型那樣去評估器件的壽命。研究中對器件施加HCI加速測試,根據(jù)器件在施加一定偏壓下隨工作時間的延長Vth變大,Idsat、Idlin、Gmax下降的特性[3-4],在MOS器件原BSIM3v3模型基礎上考慮器件特性隨HCI衰變及與工作時間的關系,提出7個與時間相關的參數(shù)進行優(yōu)化,添加了一系列與HCI相關的調制因子,得到了能夠表征性能參數(shù)隨工作時間變化的器件模型[5]。

本文中,所有的測量數(shù)據(jù)是使用ICCAP2008和S300探針臺測試獲得。7個等式以及它們的37個時間調制因子被編譯然后被嵌入到開放的SPICE和BSIM3v3源代碼中,生成的新的仿真器可以被ICCAP2008調用,在這個系統(tǒng)中優(yōu)化和仿真新的BSIM3v3 SPICE模型。得到的IV曲線的仿真曲線和測量曲線擬合得非常好,因此成功的建立了一個基于BSIM3v3的SPICE可靠性模型。

1 原BSIM3v3模型因子分析

本文研究中選取了寬長比為10 μm/0.5 μm 5 V的MOSFET,依據(jù)可靠性測試中加壓測試的方法,實際工作中分別施加5.8 V、6.2 V、6.4 V、6.6 V偏壓,在10～50 000 s時間段內進行HCI加速測試,圖1所示為6.2 V偏壓下加速測試后,測量數(shù)據(jù)與采用原BSIM3v3模型在ICCAP中的仿真結果比較,圖中實線為仿真結果,方塊為測量值。圖中給出了加速測試時間t分別為10 s、1000 s、5000 s、10000 s、20000 s、50000 s等值時,MOSFET對應的輸出特性曲線,從圖中可以清楚的看到,10 s、1000 s仿真曲線能夠很好的擬合,但隨著時間的增加測量數(shù)據(jù)漏電流(Id)值漸漸減小,而BSIM3v3表征的仍然是初始時間的值,模擬結果漸漸偏離了測量值。

這是因為原BSIM3v3模型沒有考慮器件性能隨工作時間延長、HCI效應日益顯著而產生的退化。如圖2所示,考慮HCI效應后,MOS晶體管可以等效成一個普通的晶體管在漏端串聯(lián)一個可變電阻、源漏兩端間并聯(lián)一個電容,電阻用于模擬熱載流子注入產生的界面態(tài)和陷阱缺陷,具體物理機制的解釋可以參看HISREM模型[5],而并聯(lián)的電容用于模擬MOSFET的體電荷變化效應[7-8]。隨著加壓時間不斷增加,一方面載流子在電場中不斷獲得能量并翻越界面勢壘,形成氧化層陷阱和界面態(tài)的概率就會增大,器件性能漸漸發(fā)生了劣變,另一方面當Vds增大,尤其是接近Vdsat時,溝道下面的耗盡層厚度不再是常數(shù),體電荷密度不再是常數(shù),在HCI效應中這種電荷在溝道分布的不均勻性將隨著加壓時間的變化,導致反型層電子電荷面密度改變[9],這將直接影響溝道電流,此時Idsat的計算將考慮到體電荷效應,其結果是Idsat值下降。

圖1 不同加速測試時間下寬長比為10 μm/0.5 μm MOSFET idvd曲線Vd=0～5 V@Vgs=(0.8 V～5 V)

圖2 新BSIM3v3模型示意圖

2 模型的改進

熱載流子注入引入的氧化層電荷以及界面態(tài)是影響器件可靠性的重要因素之一。為了能夠清楚表征器件特性隨HCI效應的變化,本文針對原BSIM3v3模型中近千模型因子[10],從主要參數(shù)開始,逐一分析,列出在HCI效應下顯著影響器件特性的參數(shù)。最終確定了7個主要相關的參數(shù),并在原BSIM3模型源代碼中增加了HCI相關的參數(shù)并對原有模型進行了改進,提出了7個與HCI加壓時間(Stress Time)相關的參數(shù)并進行優(yōu)化,提取了不同加壓時間(Stress Time)下的公式描述器件在HCI應力下器件特性隨時間的變化。

2.1 HCI效應對閾值電壓和遷移率的影響

在BSIM3v3模型中,僅考慮體電荷效應,閾值電壓VT的表達式如式(1)所示,

(1)

其中Vth0和K1是BSIM3v3中定義的參數(shù),分別為Vbs=0時長溝道器件的閾值電壓和閾值電壓一階體效應因子,δNP是體電荷因子,2φf為溝道表面強反型時的表面能,Vth0、K1這兩個參數(shù)表征了HCI效應引起的界面態(tài)和界面缺陷,以及體電荷效應對器件閾值電壓的影響[11]。

BSIM3v3模型中沒有考慮Vth0、K1受HCI效應影響隨著工作時間的變化,因此原模型中的閾值電壓值不隨工作時間變化,而實際的閾值電壓值則應隨工作時間的增加而上升,如圖3所示,給出在實際測試中Vth隨時間的變化。

針對這一情況,本文在不改變BSIM3v3原有模型結構的基礎上,在Vth0和K1表達時中增加了時間調制因子,以表征其受HCI效應影響,優(yōu)化的表達式為:

Vth0=Vth00+Vth01×tVth02+Vth03×tVth04+Vth05×ln(t)

(2)

K1=K10+K11×tK12+K13×tK14

(3)

式中:t是MOS器件加壓的時間(StressTime),Vth00、Vth01、Vth02、Vth03、Vth04、Vth05、K10、K1、K12、K13、K14等時間調制因子的取值可以通過KaleidaGraph曲線擬合得到。Vth0和K1在不同加壓時間的取值可以通過BSIMProPlus.提取得到。

BSIM3v3模型中,影響有效遷移率μeff的兩個重要參數(shù)是μ0(零偏電場下遷移率)和μc(遷移率衰減體效應因子),本文同樣對其進行了優(yōu)化,添加了一系列與HCI相關的時間調制因子,使其能夠表達優(yōu)化后表達式為:

μ0=μ00+μ01×tμ02+μ03×tμ04+μ05×ln(t)

(4)

μc=μc0+μc1×t+μc2×tμc3

(5)

同理,公式中添加的各個HCI相關調制因子可由KaleidaGraph通過曲線擬合得到,μ0和μc在不同加壓時間的取值可以通過BSIMProPlus.提取得到。

2.2 體電荷效應的調制因子

在BSIM3里面,考慮到“體電荷效應”后Id表達式如下:

(6)

因此,本文在不改變BSIM3v3模型的基礎上,對與Abulk密切相關的3個參數(shù):A0(體硅電荷效應的溝道長度調制參數(shù))、Ags(體硅電荷效應的柵偏壓調制參數(shù))、Keta(體硅電荷效應的體硅偏壓調制參數(shù))進行了優(yōu)化,添加了其與HCI相關的時間調制因子,其表達式修正為:

A0=A00+A01×tA02+A03×tA04+A05×ln(t)

(7)

Ags=Ags0+Ags1×tAgs2+Ags3×tAgs4+Ags5×ln(t)Ags6

(8)

Keta=Keta0+Keta1×t+Keta2×ln(t)

(9)

同理,公式中添加的各個HCI相關調制因子可由KaleidaGraph通過曲線擬合得到,A0、Ags和Keta在不同加壓時間的取值可以通過BSIMProPlus.提取得到。

3 模型的實現(xiàn)及比對

如上述分析,在開放的SPICE和BSIM3v3庫源代碼中修改原模型中與HCI密切相關的上述7個參數(shù),即Vth、K1、μ0、μc、A0、Ags、Keta,增加時間調制因子。然后在WINDOWSXP下使用VisualStudioC++將SPICE與BSIM3v3庫編譯連接為仿真器(可執(zhí)行文件),在ICCAP2008中設置該仿真器為軟件系統(tǒng)可用的仿真器,從而對器件測量數(shù)據(jù)進行提取,針對提取的參數(shù)進行仿真,得到改進模型的Vth、Gax、Idlin、Idsat、I-V曲線等電學特性?？紤]到本文是描述HCI效應引起的器件可靠性的模型,本文稱之為可靠性模型。

圖4是使用該基于BSIM3v3的修正HCI的可靠性模型仿真后,寬長比為10μm/0.5μmMOSFET對應的輸出特性曲線的測量值和仿真曲線對比。加速測試時間t分別為10s、1 000s、5 000s、10 000s、20 000s、50 000s等值時,圖中實線為仿真曲線,方塊為測量值,與未修正的BSIM3v3仿真結果圖1相比,各加速測試時間下,得到的可靠性模型的仿真結果與測量結果均非常吻合,且改進的模型能精確描述Vth隨時間的變化,如圖5,圖中實線為仿真曲線,虛線為測量曲線。

圖6、圖7分別給出Idsat和Idlin隨器件工作時間變化的仿真結果和測量值比較,圖8是Gmax隨時間的變化,可以看到仿真結果能較準確的描述器件性能參數(shù)的變化趨勢。該可靠性模型在可靠性失效評估中可以根據(jù)可靠性工程師總結的失效標準,根據(jù)Vth、Idsat、Idlin、Gmax等值的退化量來評估器件的壽命。而集成電路工程師則可以根據(jù)該模型精確預言器件在一定工作電壓及其時間下電學特性發(fā)生的劣變,從而達到進行可靠性設計的目的。

圖4 不同加速測試時間下寬長比為10 μm/0.5 μm MOSFETIdVd曲線 Idvd Vd=0 V～5 V@Vgs=(0.8 V～5 V)

圖5 Vth隨時間變化的測量仿真值對照

圖6 Idlin隨時間的變化

圖7 Idsat隨時間的變化

圖8 Gmax隨時間的變化

4 結論

本文提出的基于BSIM3v3的可靠性模型在可靠性研究和建模之間架起了一座橋梁。在本文中提出了7個與加壓時間(Stress Time)相關的參數(shù)并進行優(yōu)化,提取了不同加壓時間(Stress Time)下的公式,將7個公式以及他們的37個時間調制因子優(yōu)化并嵌入到BSIM3v3源代碼中。使用該模型不僅能夠在可靠性工程師總結出的失效標準基礎上評估器件的壽命,而且能夠像普通SPICE模型為集成電路設計工程師預測未工作過的器件電學特性一樣預測在一定的偏壓條件下施加不同偏壓時間過程之后的器件電學特性。在BSIM3 SPICE模型基礎上建立HCI可靠性模型完全符合目前業(yè)界最近廣泛提倡的DFR(Design For Reliability)理念,無論對于提高集成電路產品的可靠性進而提升成品率亦或是降低整個芯片設計的風險與成本而言都意義重大。

[1]Hu Chengming,Senior Member. Hot-Electron-Induced MOSFET Degradation-Model,Monitor,and Improvement[J]. IEEE Transactions on Electron Device,1985,ED-32(2).

[2]Norio Koike,Kenichiro Tatsuuma. A Drain Avalanche Hot Carrier Lifetime Model for n-and p-Channel MOSFETs[J]. IEEE Transactions on Device and Materials Reliability,2004,4(3):1146-1148.

[3]Li Xiaojun,Qin Jin,Joseph B Bernstein,et al. A New SPICE Reliability Simulation Method for Deep Sub micrometer CMOS VLSI Circuits[J]. IEEE Transactions on Device and Materials Reliability,2006,6(2):1249-1251.

[4]Ren Z,Hu S J,Shi Y L,et al. Optimization of BSIM3 I-V Model for Double Diffused Drain HVMOSFET[C]//8th Int Conf Solid-State Integr-Circuit Technol. (ICSICT),2006:1349-1351.

[5]Xu Jiayi,Shi Yanling. An Optimized Scalable BSIM Macro Model for HVDouble-Diffused Drain MOSFET I-V Characteristics[J]. IEEE Transactions on Power Electronics,2008,23(2):1049-1051.

[6]Nam Hwang,Leonard Forbes. Hot-Carrier Induced Series Resistance Enhancement Model(HISREM)of nMOSFET’S for Circuit Simulation and Reliability Projections[J]. Micro Electron Reliab,2012,35(2):225-239.

[7]Liu Zhihong,Zhang Weiquan,Mu Fuchen. Build-in Reliability Analysis for Circuit Design in the Nanometer Technology Era[J]. IEEE International Conference on Integrated Circuit Design and Technology,2004:2219-2221.

[8]Liao P J,Chia Lin Chen,Young J W. A New on-State Drain-Bias TDDB Lifetime Model and HCI Effect on Drain-Bias TDDB of Ultra Thin OXIDE[C]//IEEE CFP08RPS-CDR 46th Annual International Reliability Physics Symposium,Phoenix,2008:849-851.

[9]Luo Yuhao,et al. Mechanism and Modeling of PMOS NBTI Degradation with Drain Bias[J]. IEEE Proc. IRPS,2007:264.

[10]Nigam T,Parameshwaran B,Krause G. Accurate Product Lifetime Predictions Based on Device-Level Measurements,Physics Symposium,Montreal[C]//IEEE CFP09RPS-CDR 47th Annual International Reliability,2009:1119-1121.

[11]Wen-Shiang Liao,Yie-Gie Liaw,Mao-Chyuan Tang,et al. Investigation of Reliability Characteristics in NMOS and PMOS FinFETs[J]. IEEE Electron Device Letters,2008,29(7):2049-2051.

[12]Sim Poh Ching,Chu Tsui Ping,Yook Hyung Sun. X-FAB Sarawak Sdn. Bhd,Studies of the critical LDD area for HCI improvement,ICSE 2008 Proc,Johor Bahru,Malaysia,2008:1749-1751.

禹玥昀(1984-),女,漢族,云南鳳慶人,2010年畢業(yè)于華東師范大學,獲碩士學位,現(xiàn)就職于云南省西南林業(yè)大學計算機與信息學院,主要研究方向半導體材料與器件。

ANewSPICEBSIM3v3HCIReliabilityModelofMOSFETandParameterOptimization

YUYueyun1,LINHong1*,ZHAOTonglin1,DIGuangzhi1,SHIYanling2

(1.College of Computer and Information,Southwest Forest University,Kunming 650224 China;2.School of Information Science and Technology,East China Normal University,Shanghai 200062,China)

An innovative modeling method is presented for describing BSIM3v3 SPICE reliability model of MOSFET due to hot carrier injection. Seven main parameters associated with HCI are optimized in Original BSIM3v3 source code,and increased their relevant time modulating coefficient which can be acquired seven equations. In this work,5 V operating voltage nMOSFET with 10 μm gate length and 0.5 μm gate width is prepared. TheI-Vsimulation curve after parameters extraction fit the measured results very well,so an accurate new model of MOSFETs reliability model is achieved. Using the BSIM3v3 SPICE reliability model,the typicalIdsat,Vth,Idlin,Gmaxdegradation as a function of stress time is plotted(achieved)and the lifetime of MOSFETs can be evaluated.

MOSFET;HCI;reliability;SPICE model;BSIM3v3 model

2013-01-10修改日期:2014-05-14

TN304.02

:A

:1005-9490(2014)06-1049-05

10.3969/j.issn.1005-9490.2014.06.008