張鵬輝

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

一種低壓差線性穩(wěn)壓電路的并行測(cè)試方法

張鵬輝

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

介紹了一種特別的低壓差線性穩(wěn)壓電路，以及針對(duì)該電路的測(cè)試方法。該電路的特殊之處在于圓片上所有管芯的輸出端短接在一起，無(wú)法直接用常規(guī)方式進(jìn)行多工位并行測(cè)試，需要使用浮動(dòng)電源對(duì)每個(gè)工位進(jìn)行隔離測(cè)試。同時(shí)在測(cè)試方案中加入了自校準(zhǔn)功能，可以在長(zhǎng)期大規(guī)模測(cè)試中有效地保證測(cè)試準(zhǔn)確性，避免因測(cè)試系統(tǒng)出現(xiàn)異常造成誤測(cè)。

低壓差線性穩(wěn)壓電路；測(cè)試；自校準(zhǔn)測(cè)試

1 引言

低壓差線性穩(wěn)壓電路（LDO）是常見(jiàn)的電源器件，該類(lèi)電路在生產(chǎn)和銷(xiāo)售過(guò)程中對(duì)成本較為敏感。而降低晶圓測(cè)試成本、提升晶圓測(cè)試效率可以有效幫助客戶提高產(chǎn)品競(jìng)爭(zhēng)力，為此必須采用多管芯并行測(cè)試的方法，然而對(duì)于一些特殊的低壓差線性穩(wěn)壓電路，多管芯并行測(cè)試有一定難度。

2 一般低壓差線性穩(wěn)壓電路介紹

2.1電路基本功能介紹

典型的低壓差線性穩(wěn)壓電路有輸入、輸出、公共端三個(gè)管腳，在晶圓上還會(huì)有一些小接觸點(diǎn)，這些接觸點(diǎn)之間有可以熔斷的鋁條，用于基準(zhǔn)電壓修調(diào)。其典型的管芯圖如圖1所示。

圖2是一般的低壓差線性穩(wěn)壓電路的應(yīng)用圖，該電路工作時(shí)，從IN腳輸入未經(jīng)穩(wěn)壓的直流電壓，從OUT端穩(wěn)壓輸出，輸出值可通過(guò)晶圓上的熔絲進(jìn)行調(diào)整。

2.2基本晶圓測(cè)試方法介紹

一般的低壓差線性穩(wěn)壓電路，主要關(guān)注其輸出電壓參數(shù)以及一些工作電流、負(fù)載電流、輸出線性度等參數(shù)，這里不詳細(xì)介紹。在中測(cè)時(shí)多采用多管芯并行測(cè)試的方法降低測(cè)試成本，4顆被測(cè)電路的輸入和輸出端口分別連接測(cè)試機(jī)電壓電流源，同時(shí)施加條件和測(cè)試，測(cè)試完成后根據(jù)測(cè)試結(jié)果對(duì)被測(cè)的4顆電路進(jìn)行熔絲修調(diào)，修調(diào)完畢后重新測(cè)試輸出電壓是否在規(guī)范要求之內(nèi)。這種方法可以有效地提升測(cè)試效率，但對(duì)于部分特殊的低壓差線性穩(wěn)壓電路不適用。

圖1 典型低壓差線性穩(wěn)壓電路管芯圖

圖2 典型低壓差線性穩(wěn)壓電路應(yīng)用圖

3 一種特別的低壓差線性穩(wěn)壓電路介紹

3.1電路晶圓介紹

通常情況下，被測(cè)電路在晶圓上是獨(dú)立的，不存在電氣連接。然而該電路所有電壓輸出端口在晶圓上全部短接在一起，用普通的方法進(jìn)行多管芯并行測(cè)試時(shí)各個(gè)電路間的輸出會(huì)互相干擾，導(dǎo)致測(cè)量結(jié)果有較大誤差。如圖3所示，當(dāng)采用常規(guī)方式進(jìn)行并行測(cè)試時(shí)，4顆電路的輸出端口在晶圓上已經(jīng)短接在一起，輸出電流會(huì)經(jīng)由晶圓上的連接互相流通，最終將會(huì)測(cè)試出同一個(gè)錯(cuò)誤輸出電壓值。相應(yīng)的其工作電流、負(fù)載電流、線性度等其他參數(shù)也無(wú)法正常測(cè)試。

3.2對(duì)輸出端口進(jìn)行隔離測(cè)試

通過(guò)對(duì)測(cè)試電路的分析，可以看出必須對(duì)輸出端口進(jìn)行隔離才能進(jìn)行并行測(cè)試，因?yàn)樵诰A上的電壓輸出端口短接在一起無(wú)法斷開(kāi)，必須在接地端對(duì)并測(cè)管芯隔離處理，通過(guò)使用浮動(dòng)電源測(cè)試達(dá)到這一目標(biāo)。

如圖4所示，兩個(gè)管芯并行測(cè)試時(shí)，兩個(gè)管芯的接地端口分別接不同的浮動(dòng)電源負(fù)端。測(cè)試時(shí)，OVC1+和OVC1-之間、OVC3+和OVC3-之間同時(shí)施加5.0 V電壓，分別在OVC2+和OVC2-、OVC4+和OVC4-之間測(cè)試輸出電壓，在晶圓端實(shí)際上OVC2+和OVC4+是短接在一起的，但由于相應(yīng)的接地端接入不同電源的負(fù)端，所以可以準(zhǔn)確地測(cè)試出各個(gè)管芯的輸出電壓、輸出電流等，而不會(huì)造成相互干擾。

圖3 用常規(guī)方式對(duì)該電路進(jìn)行并行測(cè)試

圖4 通過(guò)浮動(dòng)電源對(duì)并測(cè)管芯隔離

4 芯片的自校準(zhǔn)測(cè)試

4.1傳統(tǒng)的校準(zhǔn)方式

一般情況下的校準(zhǔn)方式是采用樣品電路在每次上機(jī)測(cè)試前進(jìn)行數(shù)據(jù)比對(duì)，這種校準(zhǔn)方式的優(yōu)勢(shì)在于簡(jiǎn)單易操作，只需要幾顆標(biāo)準(zhǔn)樣品電路，對(duì)操作人員進(jìn)行簡(jiǎn)單培訓(xùn)后就可以應(yīng)用。但在大規(guī)模生產(chǎn)測(cè)試中，這種校準(zhǔn)方式有幾個(gè)弱點(diǎn)。

首先，如果有多臺(tái)機(jī)同時(shí)測(cè)試同一批電路，則每臺(tái)機(jī)在開(kāi)批前都要進(jìn)行手工校準(zhǔn)，浪費(fèi)大量測(cè)試時(shí)間，并提高了人工成本。

其次，每批電路只校準(zhǔn)一次，如果在測(cè)試過(guò)程中測(cè)試機(jī)發(fā)生故障造成測(cè)試值偏差的風(fēng)險(xiǎn)無(wú)法控制。

另外，校準(zhǔn)過(guò)程中需要多次插拔樣品電路，易造成測(cè)試板上的相應(yīng)接口損壞，如果測(cè)試人員校準(zhǔn)后忘記取掉樣品電路，將會(huì)造成質(zhì)量事故。

4.2測(cè)試板卡集成自校準(zhǔn)電路

4.2.1 自校準(zhǔn)電路介紹

選用低電壓可調(diào)精密基準(zhǔn)源電路D432作為自校準(zhǔn)的基準(zhǔn)電壓源。D432是一塊熱穩(wěn)定性較好的低電壓三端精密可調(diào)基準(zhǔn)源電路，它的低溫度系數(shù)及低輸出阻抗使其在應(yīng)用中可以替代齊納二極管來(lái)使用。該電路外接兩電阻后，可輸出1.24~16 V之間任意電壓值。其典型的應(yīng)用方式見(jiàn)圖5。

圖5 高精度可調(diào)基準(zhǔn)源D432的典型應(yīng)用

從Vin端輸入15 V直流電壓，通過(guò)調(diào)整R1與R2阻值，可在Vout端得到一個(gè)精確電壓，在板卡調(diào)整完畢后這個(gè)Vout電壓就可以作為測(cè)試基準(zhǔn)對(duì)測(cè)試系統(tǒng)進(jìn)行校準(zhǔn)。

4.2.2 將自校準(zhǔn)部分集成到測(cè)試板卡內(nèi)

圖6是集成自校準(zhǔn)部分的測(cè)試電路，測(cè)試時(shí)先通過(guò)調(diào)整電阻R12將可調(diào)基準(zhǔn)源的輸出調(diào)整為被測(cè)低壓差線性穩(wěn)壓電路電壓輸出的目標(biāo)中心值，然后閉合繼電器K14，將基準(zhǔn)源輸出切換到系統(tǒng)測(cè)量源上，測(cè)試程序把測(cè)量源測(cè)到的值與標(biāo)準(zhǔn)值進(jìn)行比較，如果誤差在質(zhì)量要求范圍內(nèi)再進(jìn)行下一步測(cè)試，否則判斷為失效，提醒操作人員檢查系統(tǒng)和板卡再重新校準(zhǔn)。

系統(tǒng)測(cè)量源校準(zhǔn)完畢后，斷開(kāi)繼電器K14，閉合繼電器K1、K2、K4、K6，被測(cè)電路的輸出端Vout通過(guò)一個(gè)運(yùn)算放大器OP1連接到OP3的負(fù)輸入端，而基準(zhǔn)源D432的輸出通過(guò)OP2連接到OP3的正輸入端，將被測(cè)電路的輸出Vout和基準(zhǔn)源的輸出電壓Vref之間的差值放大K倍，輸出電壓記為Vdela，然后測(cè)試程序通過(guò)測(cè)試機(jī)測(cè)量源讀取Vdelta值。放大倍數(shù)K取決于K3、K4、K5切換的不同電阻，分別有33倍、51倍、100倍三種，在K4閉合的情況下，通過(guò)輸出差值與輸入的放大關(guān)系公式（1）可以計(jì)算出Vout的值。

4.3測(cè)試系統(tǒng)和測(cè)試程序

選用某集成電路測(cè)試系統(tǒng)，系統(tǒng)配置有16路直流電壓電流單元（OVC），最大輸出/測(cè)量電壓12 V，最大輸出/測(cè)量電流300 mA；4路大功率直流電壓電流單元（PVC），最大輸出/測(cè)量電流為1 A，最大輸出/測(cè)量電壓為32 V；1塊32路數(shù)字信號(hào)輸出/測(cè)量資源板（AC32），最大測(cè)試頻率20 MHz；1塊時(shí)間測(cè)量單元板（TMU），內(nèi)置4路時(shí)間測(cè)量單元，可以測(cè)試各種時(shí)間參數(shù)，同時(shí)該板還帶有32路繼電器控制位；另外該系統(tǒng)還有5 V、24 V固定電源等資源。測(cè)試程序的基本流程如圖7所示。

圖6 集成自校準(zhǔn)的測(cè)試電路

圖7 測(cè)試程序流程圖

4.4多SITE測(cè)試的其他注意事項(xiàng)

多SITE測(cè)試時(shí)，首先要保證針卡平整度，尤其是負(fù)載電流參數(shù)的測(cè)試，要求所有輸出端口的探針接觸電阻有較高一致性，否則會(huì)帶來(lái)測(cè)試誤差。另外，在進(jìn)行針卡PCB布線時(shí)，對(duì)卡板進(jìn)行覆地處理，可以有效減少各SITE之間的互相干擾問(wèn)題。在生產(chǎn)測(cè)試中，要注意檢查測(cè)試系統(tǒng)的外殼接地情況。

5 測(cè)試結(jié)果與效率

通過(guò)采用帶有自校準(zhǔn)部分的4管芯并行測(cè)試方案，最終總測(cè)試時(shí)間為700 ms，加上探針臺(tái)走步時(shí)間，每秒可以完成4顆管芯的測(cè)試，相比單管芯測(cè)試，每片可提高測(cè)試效率300%。同時(shí)，采用自校準(zhǔn)可以有效保證測(cè)試質(zhì)量，減少操作人員上機(jī)時(shí)用樣品電路手工校準(zhǔn)所浪費(fèi)的工時(shí)。

6 結(jié)束語(yǔ)

在測(cè)試方案設(shè)計(jì)中，通過(guò)對(duì)浮動(dòng)電源的合理使用，達(dá)到了對(duì)輸出腳短接在一起的多個(gè)低壓差線性穩(wěn)壓電路管芯并行測(cè)試的目的，同時(shí)采用自校準(zhǔn)技術(shù)，減少了工時(shí)損失，提高了測(cè)試效率，降低了測(cè)試成本，并降低了發(fā)生質(zhì)量事故的可能性。

[1] Alan Hastings. The Art of Analog Layout[M]. Pearson Education,Inc. Prentice Hall,Inc. 2001.

[2] Behzad Razavi. Design of Analog CMOS Integrated Circuits[M]. 西安：西安交通大學(xué)出版社，2003.

[3] http://www.Anolog.com[EB/OL].

[4] Ocean Deng, Daniel Chien. TR6800 Tutorial[M]. IC Tester FAE, Test Reserch Inc.

The Multi-Site Test of LDO IC

ZHANG Penghui
（China Electronics Technology Group Corporation No.58Research Institute,Wuxi214035,China）

The paper introduces a special low dropout regulator circuit, and according to the testing method for the circuit. The special feature of the circuit is the disk all the core tube output shorted together, can not be directly used conventional methods of multi station parallel test, need to use a floating power supply isolation test of each station. At the same time in the test solution is added in the self calibration function, can be in the long-term and large-scale tests effectively guarantee the accuracy of the test, to avoid testing system is abnormal caused by measuring error.

LDO IC; multi-site test; self calibration

TN407

A

1681-1070（2014）12-0008-03

2014-09-23